參數(shù)資料
型號(hào): HY57V161610ETP-I
廠商: Hynix Semiconductor Inc.
英文描述: 2 Banks x 512K x 16 Bit Synchronous DRAM
中文描述: 2銀行x為512k × 16位同步DRAM
文件頁數(shù): 7/11頁
文件大?。?/td> 574K
代理商: HY57V161610ETP-I
HY57V161610D-I
Rev. 0.3/Mar. 02
7
AC CHARACTERISTICS
(TA= - 40
°
C
to 85
°
C
, V
DD
=3.0V to
3.6V, V
SS
=0V
Note1,2
)
Note :
1.V
DD
(min) is 3.15V when HY57V161610DTC-7I operates at CAS latency=2 and tCK2=8.9ns.
2.tCK2 is 8.9ns only when tAC2 is 7.9ns in HY57V161610DTC-6I and HY57V161610DTC-7I.
3.Assume tR / tF (input rise and fall time ) is 1ns.
Parameter
Symbol
-55I
-6I
-7I
-10I
Unit
Note
Min
Max
Min
Max
Min
Max
Min
Max
System clock
cycle time
CL=3
tCK3
5.5
6
-
7
-
10
-
ns
CL=2
tCK2
-
10
-
10
-
12
-
2
Clock high pulse width
tCHW
2
2
-
2.5
-
3
-
ns
3
Clock low pulse width
tCLW
2
2
-
2.5
-
3
-
ns
3
Access time
from clock
CL=3
tAC3
5
-
5.5
-
6
-
7
ns
CL=2
tAC2
-
6
-
6
-
7
2
Data-out hold time
tOH
2
2
-
2.5
-
2.5
-
ns
Data-Input setup time
tDS
1.5
1.5
-
1.75
-
2.5
-
ns
3
Data-Input hold time
tDH
1
1
-
1
-
1
-
ns
3
Address setup time
tAS
1.5
1.5
-
1.75
-
2.5
-
ns
3
Address hold time
tAH
1
1
-
1
-
1
-
ns
3
CKE setup time
tCKS
1.5
1.5
-
1.75
-
2.5
-
ns
3
CKE hold time
tCKH
1
1
-
1
-
1
-
ns
3
Command setup time
tCS
1.5
1.5
-
1.75
-
2.5
-
ns
3
Command hold time
tCH
1
1
-
1
-
1
-
ns
3
CLK to data output in low Z-
time
tOLZ
2
2
-
2
-
2
-
ns
CLK to data output in high Z-
time
tOHZ
2
5.5
2
6
2
7
3
10
ns
相關(guān)PDF資料
PDF描述
HY57V161610DTC-10 2 Banks x 512K x 16 Bit Synchronous DRAM
HY57V161610DTC-15 2 Banks x 512K x 16 Bit Synchronous DRAM
HY57V161610D 2 Banks x 512K x 16 Bit Synchronous DRAM
HY57V161610DTC-5 2 Banks x 512K x 16 Bit Synchronous DRAM
HY57V161610DTC-55 2 Banks x 512K x 16 Bit Synchronous DRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HY57V16161TC-10 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM
HY57V16161TC-13 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM
HY57V16161TC-8 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM
HY57V164010ALTC-10 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 SDRAM
HY57V164010ALTC-12 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 SDRAM