參數(shù)資料
型號(hào): HW-V5-ML506-UNI-G-J
廠商: Xilinx Inc
文件頁(yè)數(shù): 48/91頁(yè)
文件大小: 0K
描述: EVALUATION PLATFORM VIRTEX-5
標(biāo)準(zhǔn)包裝: 1
系列: Virtex®-5 SXT
類型: DSP
適用于相關(guān)產(chǎn)品: XC5VSX50TFFG1136
所含物品: 開發(fā)平臺(tái),DVI 適配器和小型閃存卡
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
52
BPI Master Flash Mode Programming Switching
TBPICCO(4)
ADDR[25:0], RS[1:0], FCS_B, FOE_B,
FWE_B outputs valid after CCLK rising edge
10
ns
TBPIDCC/TBPICCD
Setup/Hold on D[15:0] data input pins
3.0
0.5
3.0
0.5
3.0
0.5
ns
TINITADDR
Minimum period of initial ADDR[25:0] address
cycles
3.0
CCLK cycles
SPI Master Flash Mode Programming Switching
TSPIDCC/TSPIDCCD
DIN Setup/Hold before/after the rising CCLK
edge
4.0
0.0
4.0
0.0
4.0
0.0
ns
TSPICCM
MOSI clock to out
10
ns
TSPICCFC
FCS_B clock to out
10
ns
TFSINIT/TFSINITH
FS[2:0] to INIT_B rising edge Setup and Hold
2
s
CCLK Output (Master Modes)
TMCCKL
Master CCLK clock minimum Low time
3.0
ns, Min
TMCCKH
Master CCLK clock minimum High time
3.0
ns, Min
CCLK Input (Slave Modes)
TSCCKL
Slave CCLK clock minimum Low time
2.0
ns, Min
TSCCKH
Slave CCLK clock minimum High time
2.0
ns, Min
Dynamic Reconfiguration Port (DRP) for DCM and PLL Before and After DCLK
FDCK
Maximum frequency for DCLK
500
450
400
MHz
TDMCCK_DADDR/TDMCKC_DADDR
DADDR Setup/Hold
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DI/TDMCKC_DI
DI Setup/Hold
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DEN/TDMCKC_DEN
DEN Setup/Hold time
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCCK_DWE/TDMCKC_DWE
DWE Setup/Hold time
1.2
0.0
1.35
0.0
1.56
0.0
ns
TDMCKO_DO
CLK to out of DO(3)
1.0
1.12
1.3
ns
TDMCKO_DRDY
CLK to out of DRDY
1.0
1.12
1.3
ns
Notes:
1.
Maximum frequency and setup/hold timing parameters are for 3.3V and 2.5V configuration voltages.
2.
To support longer delays in configuration, use the design solutions described in UG190: Virtex-5 FPGA User Guide.
3.
DO will hold until next DRP operation.
4.
Only during configuration, the last edge is determined by a weak pull-up/pull-down resistor in the I/O.
Table 70: Configuration Switching Characteristics (Cont’d)
Symbol
Description
Speed Grade
Units
-3
-2
-1
相關(guān)PDF資料
PDF描述
RCB06DHLT CONN EDGECARD 12POS DIP .050 SLD
AP2151FMG-7 IC PWR SW USB 1CH 0.5A HI 6DFN
RBA18DTKH-S288 CONN EDGECARD 36POS .125 EXTEND
VE-J4Y-EZ CONVERTER MOD DC/DC 3.3V 16.5W
SDR-GY SCOTCH CODE REFILL GREY
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HW-V5-ML507-UNI-G 功能描述:EVAL PLATFORM V5 FXT RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 通用嵌入式開發(fā)板和套件(MCU、DSP、FPGA、CPLD等) 系列:Virtex®-5 FXT 標(biāo)準(zhǔn)包裝:1 系列:PICDEM™ 類型:MCU 適用于相關(guān)產(chǎn)品:PIC10F206,PIC16F690,PIC16F819 所含物品:板,線纜,元件,CD,PICkit 編程器 產(chǎn)品目錄頁(yè)面:659 (CN2011-ZH PDF)
HW-V5-ML507-UNI-G-J 功能描述:EVAL PLATFORM V5 FXT RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 通用嵌入式開發(fā)板和套件(MCU、DSP、FPGA、CPLD等) 系列:Virtex®-5 FXT 標(biāo)準(zhǔn)包裝:1 系列:PICDEM™ 類型:MCU 適用于相關(guān)產(chǎn)品:PIC10F206,PIC16F690,PIC16F819 所含物品:板,線纜,元件,CD,PICkit 編程器 產(chǎn)品目錄頁(yè)面:659 (CN2011-ZH PDF)
HW-V5-ML510-G 功能描述:BOARD EVAL FOR VIRTEX-5 ML510 RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 通用嵌入式開發(fā)板和套件(MCU、DSP、FPGA、CPLD等) 系列:Virtex® -5 標(biāo)準(zhǔn)包裝:1 系列:PICDEM™ 類型:MCU 適用于相關(guān)產(chǎn)品:PIC10F206,PIC16F690,PIC16F819 所含物品:板,線纜,元件,CD,PICkit 編程器 產(chǎn)品目錄頁(yè)面:659 (CN2011-ZH PDF)
HW-V5-ML510-G-J 功能描述:BOARD EVAL FOR VIRTEX-5 ML510 RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 通用嵌入式開發(fā)板和套件(MCU、DSP、FPGA、CPLD等) 系列:Virtex® -5 標(biāo)準(zhǔn)包裝:1 系列:PICDEM™ 類型:MCU 適用于相關(guān)產(chǎn)品:PIC10F206,PIC16F690,PIC16F819 所含物品:板,線纜,元件,CD,PICkit 編程器 產(chǎn)品目錄頁(yè)面:659 (CN2011-ZH PDF)
HW-V5-ML521-UNI-G 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 過(guò)時(shí)/停產(chǎn)零件編號(hào) 系列:Virtex®-5 FXT/LXT 標(biāo)準(zhǔn)包裝:1 系列:- 傳感器類型:CMOS 成像,彩色(RGB) 傳感范圍:WVGA 接口:I²C 靈敏度:60 fps 電源電壓:5.7 V ~ 6.3 V 嵌入式:否 已供物品:成像器板 已用 IC / 零件:KAC-00401 相關(guān)產(chǎn)品:4H2099-ND - SENSOR IMAGE WVGA COLOR 48-PQFP4H2094-ND - SENSOR IMAGE WVGA MONO 48-PQFP