- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C7080 (Electronic Theatre Controls, Inc.) Mobile Phone Camera Back-End Processor PDF資料下載
參數(shù)資料
| 型號： | HMS30C7080 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Mobile Phone Camera Back-End Processor |
| 中文描述： | 手機相機后端處理器 |
| 文件頁數(shù)： | 76/161頁 |
| 文件大?。?/td> | 973K |
| 代理商： | HMS30C7080 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
76
7
0
Reserved
6
RW
0
1 = RX frame cut due to bus busy & excessive incoming frames
5
RW
0
1 = RX frame dropped due to no buffer assigned.
4
RW
0
1 = RX completed.
3
RW
0
1 = SYS RX FIFO overflow
2
RW
0
1 = SYS RX FIFO underflow
1
RW
0
1 = MAC RX FIFO overflow
0
RW
0
1 = MAC RX FIFO underflow
2.6.2.3.
INT_ENABLE (offset = 0x08)
Each bit of this register can be set to enable corresponding interrupt source. Writing ‘0’ disables the
source from generating interrupt.
Table 2.25 Interrupt Enable Bit Definition
MAC0 Address :
1920_0008
MAC1 Address :
1920_1008
Bits
Access Default Description
31
RW
0
MII PHY
0 = Interrupt disabled
1 = Interrupt enabled
This bit will be set whenever PHY device sends an interrupt
30
RW
0
MII Scan
0 = Interrupt disabled
1 = Interrupt enabled
This bit will be set when single read is completed in scan mode. Refer to
MII_CMD register (offset = 0x34).
29
RW
0
TX error occurred at PHY
0 = Interrupt disabled
1 = Interrupt enabled
28
RW
0
RX error occurred at PHY
相關PDF資料 |
PDF描述 |
|---|---|
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012AK | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
| HMS81C2012ALQ | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7110 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multipurpose Network Processor |
| HMS30C7202 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Highly-intergrated MPU |
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
| HMS3224M3 | 制造商:HANBIT 制造商全稱:Hanbit Electronics Co.,Ltd 功能描述:SRAM MODULE 768KBit (32K x 24-Bit) |
發(fā)布緊急采購，3分鐘左右您將得到回復。