- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄223865 > GS8321E18AD-333IT (GSI TECHNOLOGY) CACHE SRAM, PBGA165 PDF資料下載
參數(shù)資料
| 型號： | GS8321E18AD-333IT |
| 廠商： | GSI TECHNOLOGY |
| 元件分類： | SRAM |
| 英文描述： | CACHE SRAM, PBGA165 |
| 封裝： | FPBGA-165 |
| 文件頁數(shù)： | 9/32頁 |
| 文件大?。?/td> | 736K |
| 代理商： | GS8321E18AD-333IT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
AC Electrical Characteristics
Parameter
Symbol
-400
-375
-333
-250
-200
-150
Un
it
Min
Max
Min
Max
Min Max Min Max Min
Max Min Max
Pipeline
Clock Cycle Time
tKC
2.5
—
2.66
—
3.3
—
4.0
—
5.0
—
6.7
—
ns
Clock to Output Valid
tKQ
—
2.5
—
2.5
—
2.5
—
2.5
—
3.0
—
3.8
ns
Clock to Output Invalid
tKQX
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
ns
Clock to Output in Low-Z
tLZ1
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
1.5
—
ns
Setup time
tS
0.9
—
0.9
—
1.0
—
1.2
—
1.4
—
1.5
—
ns
Hold time
tH
0.1
—
0.1
—
0.1
—
0.2
—
0.4
—
0.5
—
ns
Flow
Through
Clock Cycle Time
tKC
4.0
—
4.2
—
4.5
—
5.5
—
6.5
—
7.5
—
ns
Clock to Output Valid
tKQ
—
4.0
—
4.2
—
4.5
—
5.5
—
6.5
—
7.5
ns
Clock to Output Invalid
tKQX
2.0
—
2.0
—
2.0
—
2.0
—
2.0
—
2.0
—
ns
Clock to Output in Low-Z
tLZ1
2.0
—
2.0
—
2.0
—
2.0
—
2.0
—
2.0
—
ns
Setup time
tS
1.2
—
1.2
—
1.3
—
1.5
—
1.5
—
1.5
—
ns
Hold time
tH
0.2
—
0.2
—
0.3
—
0.5
—
0.5
—
0.5
—
ns
Clock HIGH Time
tKH
0.9
—
0.9
—
1.0
—
1.3
—
1.3
—
1.5
—
ns
Clock LOW Time
tKL
1.1
—
1.1
—
1.2
—
1.5
—
1.5
—
1.7
—
ns
Clock to Output in
High-Z
tHZ1
1.5
2.5
1.5
2.5
1.5
2.5
1.5
2.5
1.5
3.0
1.5
3.8
ns
G to Output Valid
tOE
—
2.5
—
2.5
—
2.5
—
2.5
—
3.0
—
3.8
ns
G to output in Low-Z
tOLZ1
0
—
0
—
0
—
0
—
0
—
0
—
ns
G to output in High-Z
tOHZ1
—
2.5
—
2.5
—
2.5
—
2.5
—
3.0
—
3.8
ns
ZZ setup time
tZZS2
5
—
5
—
5
—
5
—
5
—
5
—
ns
ZZ hold time
tZZH2
1
—
1
—
1
—
1
—
1
—
1
—
ns
ZZ recovery
tZZR
20
—
20
—
20
—
20
—
20
—
20
—
ns
GS8321E18/32/36AD-400/375/333/250/200/150
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
Rev: 1.00a 2/2011
17/32
2010, GSI Technology
Preliminary
Notes:
1. These parameters are sampled and are not 100% tested.
2. ZZ is an asynchronous signal. However, in order to be recognized on any given clock cycle, ZZ must meet the specified setup and hold
times as specified above.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS832236AB-150VT | 1M X 36 CACHE SRAM, 7.5 ns, PBGA119 |
| GS8342D11BD-500IT | 4M X 9 QDR SRAM, 0.45 ns, PBGA165 |
| GS8342D11BD-500 | 4M X 9 QDR SRAM, 0.45 ns, PBGA165 |
| GS8342D11BD-550IT | 4M X 9 QDR SRAM, 0.45 ns, PBGA165 |
| GS8342D37BD-300I | 1M X 36 QDR SRAM, 0.45 ns, PBGA165 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS8321E18AD-375 | 制造商:GSI Technology 功能描述:165 BGA - Bulk |
| GS8321E18AGD-375 | 制造商:GSI Technology 功能描述:165 FPBGA - Bulk |
| GS8321E18AGD-375I | 制造商:GSI Technology 功能描述:165 FPBGA - Bulk |
| GS8321E18E | 制造商:GSI 制造商全稱:GSI Technology 功能描述:2M x 18, 1M x 32, 1M x 36 36Mb Sync Burst SRAMs |
| GS8321E18E-133 | 制造商:GSI 制造商全稱:GSI Technology 功能描述:2M x 18, 1M x 32, 1M x 36 36Mb Sync Burst SRAMs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。