參數資料
型號： EPM7256BFC256-7
廠商： Altera
文件頁數： 18/66頁
文件大?。?/td> 0K
描述： IC MAX 7000 CPLD 256 256-FBGA
標準包裝： 90
系列： MAX® 7000B
可編程類型： 系統內可編程
最大延遲時間 tpd(1)： 7.5ns
電壓電源 - 內部： 2.375 V ~ 2.625 V
邏輯元件/邏輯塊數目： 16
宏單元數： 256
門數： 5000
輸入/輸出數： 164
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 256-BGA
供應商設備封裝： 256-FBGA（17x17）
包裝： 托盤
產品目錄頁面： 604 (CN2011-ZH PDF)
其它名稱： 544-2355
Altera Corporation
25
MAX 7000B Programmable Logic Device Data Sheet
Programmable Pull-Up Resistor
Each MAX 7000B device I/O pin provides an optional programmable
pull-up resistor during user mode. When this feature is enabled for an I/O
pin, the pull-up resistor (typically 50 k) weakly holds the output to
VCCIO level.
Bus Hold
Each MAX 7000B device I/O pin provides an optional bus-hold feature.
When this feature is enabled for an I/O pin, the bus-hold circuitry weakly
holds the signal at its last driven state. By holding the last driven state of
the pin until the next input signals is present, the bus-hold feature can
eliminate the need to add external pull-up or pull-down resistors to hold
a signal level when the bus is tri-stated. The bus-hold circuitry also pulls
undriven pins away from the input threshold voltage where noise can
cause unintended high-frequency switching. This feature can be selected
individually for each I/O pin. The bus-hold output will drive no higher
than VCCIO to prevent overdriving signals. The propagation delays
through the input and output buffers in MAX 7000B devices are not
affected by whether the bus-hold feature is enabled or disabled.
The bus-hold circuitry weakly pulls the signal level to the last driven state
through a resistor with a nominal resistance (RBH) of approximately
8.5 k. Table 12 gives specific sustaining current that will be driven
through this resistor and overdrive current that will identify the next
driven input level. This information is provided for each VCCIO voltage
level.
The bus-hold circuitry is active only during user operation. At power-up,
the bus-hold circuit initializes its initial hold value as VCC approaches the
recommended operation conditions. When transitioning from ISP to User
Mode with bus hold enabled, the bus-hold circuit captures the value
present on the pin at the end of programming.
Table 12. Bus Hold Parameters
Parameter
Conditions
VCCIO Level
Units
1.8 V
2.5 V
3.3 V
MinMax
Low sustaining current
VIN > VIL (max)
30
50
70
μA
High sustaining current
VIN < VIH (min)
–30
–50
–70
μA
Low overdrive current
0 V < VIN < VCCIO
200
300
500
μA
High overdrive current
0 V < VIN < VCCIO
–295
–435
–680
μA
相關PDF資料
PDF描述
EPM1270GF256I5N IC MAX II CPLD 1270 LE 256-FBGA
VI-2W2-CY-F2 CONVERTER MOD DC/DC 15V 50W
XC2C32A-6VQG44C IC CR-II CPLD 32MCELL 44-VQFP
RMC30DRAN-S734 CONN EDGECARD 60POS .100 R/A PCB
XC9536XL-10VQG44C IC CPLD .8K 36MCELL 44-VQFP
相關代理商/技術參數
參數描述
EPM7256BFC256-7N 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7256BFI256-7 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7256BQC208-10 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7256BQC208-5 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7256BQC208-7 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*