- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97915 > EP20K100FC324-3 Monolithic 1A Step-Down Regulator with Low Quiescent Current; Temperature Range: -40°C to 85°C; Package: 10-MSOP PDF資料下載
參數(shù)資料
| 型號： | EP20K100FC324-3 |
| 英文描述： | Monolithic 1A Step-Down Regulator with Low Quiescent Current; Temperature Range: -40°C to 85°C; Package: 10-MSOP |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 31/114頁 |
| 文件大?。?/td> | 1623K |
| 代理商： | EP20K100FC324-3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁
Altera Corporation
23
APEX 20K Programmable Logic Device Family Data Sheet
Figure 11 shows the intersection of a row and column interconnect, and
how these forms of interconnects and LEs drive each other.
Figure 11. Driving the FastTrack Interconnect
APEX 20KE devices include an enhanced interconnect structure for faster
routing of input signals with high fan-out. Column I/O pins can drive the
FastRow interconnect, which routes signals directly into the local
interconnect without having to drive through the MegaLAB interconnect.
FastRow lines traverse two MegaLAB structures. Also, these pins can
drive the local interconnect directly for fast setup times. On EP20K300E
and larger devices, the FastRow interconnect drives the two MegaLABs in
the top left corner and the two MegaLABs in the bottom right corner. On
EP20K200E and smaller devices, FastRow interconnect drives the two
MegaLABs on the top and the two MegaLABs on the bottom of the device.
On all devices, the FastRow interconnect drives all local interconnect in
the appropriate MegaLABs except the interconnect areas on the far left
and far right of the MegaLAB. Pins using the FastRow interconnect
achieve a faster set-up time, as the signal does not need to use a MegaLab
interconnect line to reach the destination LE. Figure 12 shows the FastRow
interconnect.
Row Interconnect
MegaLAB Interconnect
LE
Column
Interconnect
Local
Interconnect
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K100FC324-3ES | Monolithic 1A Step-Down Regulator with Low Quiescent Current; Temperature Range: -40°C to 85°C; Package: 10-MSOP T&R |
| EP20K100FI324-1 | Field Programmable Gate Array (FPGA) |
| EP20K100FI324-1ES | 6 LEDs Driver with Integrated Schottky Diode with OVP; Temperature Range: -40°C to 85°C; Package: 6-TSOT T&R |
| EP20K100FI324-2 | White LED Driver with Digital Dimming; Temperature Range: -40°C to 85°C; Package: 8-TDFN T&R |
| EP20K100FI324-2ES | White LED Driver with Digital Dimming; Temperature Range: -40°C to 85°C; Package: 8-TDFN T&R |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K100FC324-3ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100FC324-3V | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EP20K100FI324-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| EP20K100FI324-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K100FI324-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。