- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384282 > EDS2732AABH-75L-E (ELPIDA MEMORY INC) 256M bits SDRAM (8M words x 32 bits) PDF資料下載
參數(shù)資料
| 型號： | EDS2732AABH-75L-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 256M bits SDRAM (8M words x 32 bits) |
| 中文描述： | 8M X 32 SYNCHRONOUS DRAM, 5.4 ns, PBGA90 |
| 封裝： | LEAD FREE, FBGA-90 |
| 文件頁數(shù)： | 5/48頁 |
| 文件大小： | 578K |
| 代理商： | EDS2732AABH-75L-E |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
EDS2732CABH
Data Sheet E0397E40 (Ver. 4.0)
5
DC Characteristics 1 (TA = 0 to +70
°
C, VDD, VDDQ = 2.5V ± 0.2V, VSS, VSSQ = 0V)
Parameter
/CAS latency
Symbol
Grade
max.
Unit
Test condition
Notes
Operating current
IDD1
105
mA
Burst length = 1
tRC = tRC (min.)
CKE = VIL,
tCK = tCK (min.)
1, 2, 3
Standby current in power down
IDD2P
3
mA
6
Standby current in power down
(input signal stable)
Standby current in non power
down
Standby current in non power
down (input signal stable)
Active standby current in power
down
Active standby current in power
down (input signal stable)
Active standby current in non
power down
Active standby current in non
IDD2PS
2
mA
CKE = VIL, tCK =
∞
7
IDD2N
20
mA
CKE, /CS = VIH,
tCK = tCK (min.)
CKE = VIH, tCK =
∞
,
/CS = VIH
CKE = VIL,
tCK = tCK (min.)
4
IDD2NS
9
mA
8
IDD3P
4
mA
1, 2, 6
IDD3PS
3
mA
CKE = VIL, tCK =
∞
2, 7
IDD3N
50
mA
CKE, /CS = VIH,
tCK = tCK (min.)
CKE = VIH, tCK =
∞
,
/CS = VIH
tCK = tCK (min.),
BL = 4
1, 2, 4
30
mA
2, 8
Burst operating current
IDD4
-75
-1A
-75
-1A
155
125
265
255
mA
1, 2, 5
Refresh current
IDD5
mA
tRC = tRC (min.)
3
Self refresh current
IDD6
3
mA
VIH
≥
VDD – 0.2V
VIL
≤
0.2V
VIH
≥
VDD – 0.2V
VIL
≤
0.2V
Self refresh current
(L-version)
Notes: 1. IDD depends on output load condition when the device is selected. IDD (max.) is specified at the output
open condition.
2. One bank operation.
3. Input signals are changed once per one clock.
4. Input signals are changed once per two clocks.
5. Input signals are changed once per four clocks.
6. After power down mode, CLK operating current.
7. After power down mode, no CLK operating current.
8. Input signals are VIH or VIL fixed.
IDD6
-XXL
1
mA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDS2732CABH-75L-E | 71-580540-35S |
| EDS5104ABTA | 512M bits SDRAM |
| EDS5116ABTA | 512M bits SDRAM |
| EDS5116ABTA-6B | 512M bits SDRAM |
| EDS5116ABTA-75 | 512M bits SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDS2732AABJ-6B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75L-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732CABH | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM (8M words x 32 bits) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。