- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384282 > EDS2732AABH-75L-E (ELPIDA MEMORY INC) 256M bits SDRAM (8M words x 32 bits) PDF資料下載
參數(shù)資料
| 型號： | EDS2732AABH-75L-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 256M bits SDRAM (8M words x 32 bits) |
| 中文描述： | 8M X 32 SYNCHRONOUS DRAM, 5.4 ns, PBGA90 |
| 封裝： | LEAD FREE, FBGA-90 |
| 文件頁數(shù)： | 27/48頁 |
| 文件大?。?/td> | 578K |
| 代理商： | EDS2732AABH-75L-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
EDS2732CABH
Data Sheet E0397E40 (Ver. 4.0)
27
Burst Stop Command
During a read cycle, when the burst stop command is issued, the burst read data are terminated and the data bus
goes to High-Z after the /CAS latency from the burst stop command.
CLK
Command
DQ
(CL = 2)
DQ
(CL = 3)
READ
BST
out
out
out
out
out
out
High-Z
High-Z
Burst Stop at Read
During a write cycle, when the burst stop command is issued, the burst write data are terminated and data bus goes
to High-Z at the same clock with the burst stop command.
CLK
Command
DQ
in
in
in
BST
WRITE
in
High-Z
Burst Stop at Write
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDS2732CABH-75L-E | 71-580540-35S |
| EDS5104ABTA | 512M bits SDRAM |
| EDS5116ABTA | 512M bits SDRAM |
| EDS5116ABTA-6B | 512M bits SDRAM |
| EDS5116ABTA-75 | 512M bits SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDS2732AABJ-6B | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732AABJ-75L-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2732CABH | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM (8M words x 32 bits) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。