- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384281 > EDS2516APSA-7A (ELPIDA MEMORY INC) 256M bits SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDS2516APSA-7A |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 256M bits SDRAM |
| 中文描述： | 16M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA60 |
| 封裝： | MICRO, BGA-60 |
| 文件頁數(shù)： | 37/50頁 |
| 文件大?。?/td> | 703K |
| 代理商： | EDS2516APSA-7A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
EDS2516CDTA
Prelimimary Data Sheet E0545E40 (Ver. 4.0)
37
Write command to Precharge command interval (same bank)
When the precharge command is executed for the same bank as the write command that preceded it, the minimum
interval between the two commands is 1 clock. However, if the burst write operation is unfinished, the input data
must be masked by means of UDQM and LDQM for assurance of the clock defined by tDPL.
CLK
in A0
in A1
in A2
Command
DQ
WRIT
PRE/PALL
UDQM
LDQM
tDPL
WRITE to PRECHARGE Command Interval (same bank) (BL = 4 (To stop write operation))
CLK
in A0
in A1
in A2
Command
DQ
WRIT
PRE/PALL
in A3
UDQM
LDQM
tDPL
WRITE to PRECHARGE Command Interval (same bank) (BL = 4 (To write all data))
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDS2516APSA-7AL | 256M bits SDRAM |
| EDS2516APTA | 256M bits SDRAM |
| EDS2516CDTA | 256M bits SDRAM (16M words x 16 bits) |
| EDS2532AABJ-6B | 256M bits SDRAM (8M words ?32 bits) |
| EDS2532AABJ-6B-E | 256M bits SDRAM (8M words ?32 bits) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDS2516APSA-7AL | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2516APTA | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2516APTA-60 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2516APTA-60-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
| EDS2516APTA-60L | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。