- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384281 > EDS1232CATA-75L (ELPIDA MEMORY INC) 128M bits SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDS1232CATA-75L |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 128M bits SDRAM |
| 中文描述： | 4M X 32 SYNCHRONOUS DRAM, 5.4 ns, PDSO86 |
| 封裝： | PLASTIC, TSOP2-86 |
| 文件頁數(shù)： | 50/55頁 |
| 文件大小： | 564K |
| 代理商： | EDS1232CATA-75L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁
EDS1232CABB, EDS1232CATA
Preliminary Data Sheet E0247E40 (Ver. 4.0)
50
Power Down Mode
CLK
CKE
/CS
/RAS
/CAS
/WE
BS
Address
DQM
DQ (input)
DQ (output)
Precharge command
Power down entry
Active Bank 0
Power down
CKE Low
R: a
A10=1
RP
t
High-Z
Power down cycle
/RAS-/CAS delay = 3
/CAS latency = 3
Burst length = 4
= VIH or VIL
Initialization Sequence
7
8
9
10
52
53
54
48
49
50
51
Auto Refresh
Bank active
RC
t
RC
t
Auto Refresh
Valid
0
1
2
3
4
5
6
CLK
CKE
/CS
/RAS
/CAS
/WE
Address
DQM
DQ
l
valid
MRD
tRP
All banks
Mode register
VIH
VIH
55
High-Z
code
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDS1232CABB-1A-E | 128M bits SDRAM |
| EDS1232CABB-75-E | 128M bits SDRAM |
| EDS1232CATA | 128M bits SDRAM |
| EDS2516AFTA | 256M bits SDRAM |
| EDS2516AFTA-6B-E | 256M bits SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDS1232ECBH-75 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM |
| EDS1232ECBH-75-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM |
| EDS1232ECBH-9A | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM |
| EDS1232ECBH-9A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM |
| EDS1232ECBH-9ATT | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits SDRAM 128M bits SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。