參數(shù)資料
型號(hào)： EDE5104ABSE-5C-E
廠商： ELPIDA MEMORY INC
元件分類： DRAM
英文描述： 512M bits DDR2 SDRAM
中文描述： 128M X 4 DDR DRAM, 0.5 ns, PBGA64
封裝： ROHS COMPLIANT, FBGA-64
文件頁(yè)數(shù)： 60/66頁(yè)
文件大?。?/td> 697K
代理商： EDE5104ABSE-5C-E
EDE5104ABSE, EDE5108ABSE, EDE5116ABSE
Data Sheet E0323E90 (Ver. 9.0)
60
Asynchronous CKE Low Event
DRAM requires CKE to be maintained high for all valid operations as defined in this data sheet. If CKE
asynchronously drops low during any valid operation DRAM is not guaranteed to preserve the contents of array. If
this event occurs, memory controller must satisfy DRAM timing specification tDELAY before turning off the clocks.
Stable clocks must exist at the input of DRAM before CKE is raised high again. DRAM must be fully re-initialized
(steps 4 through 13) as described in initialization sequence. DRAM is ready for normal operation after the
initialization sequence. See AC Characteristics table for tDELAY specification
tCK
CK
/CK
tDELAY
CKE
CKE asynchronously
drops low
Clocks can be
turned off after
this point
Stable clocks
相關(guān)PDF資料
PDF描述
EDE5108ABSE-5C-E 512M bits DDR2 SDRAM
EDE5108AESK-4A-E 512M bits DDR2 SDRAM
EDE5108AESK-5C-E 512M bits DDR2 SDRAM
EDE5108AESK-6E-E 512M bits DDR2 SDRAM
EDE5108GBSA-4A-E 512M bits DDR-II SDRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EDE5104AESK 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM
EDE5104AESK-4A-E 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM
EDE5104AESK-5C-E 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM
EDE5104AESK-6E-E 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM
EDE5104AGSE 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR2 SDRAM
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*