- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384277 > EDD2508AETA-5B-E (ELPIDA MEMORY INC) 256M bits DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDD2508AETA-5B-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 256M bits DDR SDRAM |
| 中文描述： | 32M X 8 DDR DRAM, 0.7 ns, PDSO66 |
| 封裝： | ROHS COMPLIANT, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 38/52頁 |
| 文件大?。?/td> | 492K |
| 代理商： | EDD2508AETA-5B-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
EDD2508AETA, EDD2516AETA
Data Sheet E0859E50 (Ver. 5.0)
38
in0
in1
in2
in3
out0 out1 out2 out3
CK
/CK
DM
DQ
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
BL = 4
CL = 3
DQS
CL=3
Data masked
2 cycle
READ
NOP
NOP
WRIT
High-Z
High-Z
[WRITE to READ delay = 2 clock cycle]
in0
in1
in2
in3
out0 out1
out2 out3
CK
/CK
DM
DQ
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
BL = 4
CL = 3
DQS
Data masked
3 cycle
READ
WRIT
NOP
NOP
Note: tWTR is referenced from the first positive CK edge after the last desired data in pair tWTR.
[WRITE to READ delay = 3 clock cycle]
tWTR*
CL=3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDD2508AETA-5C-E | 256M bits DDR SDRAM |
| EDD2508AETA-6B-E | 256M bits DDR SDRAM |
| EDD2508AETA-7A-E | 256M bits DDR SDRAM |
| EDD2508AETA-7B-E | 256M bits DDR SDRAM |
| EDD2516AETA | 256M bits DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDD2508AETA-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits DDR SDRAM |
| EDD2508AETA-6B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits DDR SDRAM |
| EDD2508AETA-7A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits DDR SDRAM |
| EDD2508AETA-7B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits DDR SDRAM |
| EDD2508AJTA | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:256M bits DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。