- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384277 > EDD1216AATA-7A-E (ELPIDA MEMORY INC) 128M bits DDR SDRAM (8M words x 16 bits) PDF資料下載
參數(shù)資料
| 型號： | EDD1216AATA-7A-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 128M bits DDR SDRAM (8M words x 16 bits) |
| 中文描述： | 8M X 16 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | ROHS COMPLIANT, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 34/49頁 |
| 文件大?。?/td> | 569K |
| 代理商： | EDD1216AATA-7A-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
EDD1216AATA
Data Sheet E0444E40 (Ver. 4.0)
34
in0
in1
in2
in3
out0 out1 out2 out3
CK
/CK
DM
DQ
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
BL = 4
CL= 2
DQS
CL=2
Data masked
2 cycle
READ
NOP
NOP
WRIT
High-Z
High-Z
[WRITE to READ delay = 2 clock cycle]
in0
in1
in2
in3
out0 out1
out2 out3
CK
/CK
DM
DQ
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
BL = 4
CL= 2
DQS
CL=2
Data masked
3 cycle
READ
WRIT
NOP
NOP
Note: tWTR is referenced from the first positive CK edge after the last desired data in pair tWTR.
[WRITE to READ delay = 3 clock cycle]
tWTR*
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDD1216AATA-7B-E | 128M bits DDR SDRAM (8M words x 16 bits) |
| EDD1216AJTA | 128M bits DDR SDRAM |
| EDD1216AJTA-5B-E | 128M bits DDR SDRAM |
| EDD1216AJTA-5C-E | 128M bits DDR SDRAM |
| EDD1216AJTA-6B-E | 128M bits DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDD1216AATA-7B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM (8M words x 16 bits) |
| EDD1216AJBG | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
| EDD1216AJBG-5B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
| EDD1216AJBG-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
| EDD1216AJBG-6B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:128M bits DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。