參數(shù)資料
型號(hào): DS21Q55N
廠商: Electronic Theatre Controls, Inc.
英文描述: Quad T1/E1/J1 Transceiver
中文描述: 四路T1/E1/J1收發(fā)器
文件頁(yè)數(shù): 2/237頁(yè)
文件大?。?/td> 1438K
代理商: DS21Q55N
第1頁(yè)當(dāng)前第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)
DS21Q55 Quad T1/E1/J1 Transceiver
2 of 237
TABLE OF CONTENTS
1.
MAIN FEATURES .........................................................................................................................9
1.1
F
UNCTIONAL
D
ESCRIPTION
...................................................................................12
1.2
B
LOCK
D
IAGRAM
.................................................................................................14
2.
PIN FUNCTION DESCRIPTION..................................................................................................18
2.1.1
Transmit Side.............................................................................................18
2.1.2
Receive Side..............................................................................................21
2.2
P
ARALLEL
C
ONTROL
P
ORT
P
INS
...........................................................................24
2.3
E
XTENDED
S
YSTEM
I
NFORMATION
B
US
.................................................................25
2.4
JTAG T
EST
A
CCESS
P
ORT
P
INS
..........................................................................26
2.5
L
INE
I
NTERFACE
P
INS
..........................................................................................27
2.6
S
UPPLY
P
INS
.......................................................................................................28
2.7
P
INOUT
...............................................................................................................29
2.8
P
ACKAGE
............................................................................................................35
3.
PARALLEL PORT.......................................................................................................................36
3.1
R
EGISTER
M
AP
....................................................................................................36
4.
SPECIAL PER-CHANNEL REGISTER OPERATION .................................................................43
5.
PROGRAMMING MODEL...........................................................................................................45
5.1
P
OWER
-U
P
S
EQUENCE
........................................................................................46
5.1.1
Master Mode Register................................................................................46
5.2
I
NTERRUPT
H
ANDLING
.........................................................................................47
5.3
S
TATUS
R
EGISTERS
.............................................................................................47
5.4
I
NFORMATION
R
EGISTERS
....................................................................................48
5.5
I
NTERRUPT
I
NFORMATION
R
EGISTERS
...................................................................48
6.
CLOCK MAP...............................................................................................................................49
7.
T1 FRAMER/FORMATTER CONTROL AND STATUS REGISTERS..........................................50
7.1
T1 C
ONTROL
R
EGISTERS
.....................................................................................50
7.2
T1 T
RANSMIT
T
RANSPARENCY
.............................................................................55
7.3
AIS-CI
AND
RAI-CI G
ENERATION AND
D
ETECTION
................................................55
7.4
T1 R
ECEIVE
-S
IDE
D
IGITAL
-M
ILLIWATT
C
ODE
G
ENERATION
....................................56
8.
E1 FRAMER/FORMATTER CONTROL AND STATUS REGISTERS .........................................59
8.1
E1 C
ONTROL
R
EGISTERS
.....................................................................................59
8.2
A
UTOMATIC
A
LARM
G
ENERATION
.........................................................................63
8.3
E1 I
NFORMATION
R
EGISTERS
...............................................................................64
9.
COMMON CONTROL AND STATUS REGISTERS ....................................................................66
9.1
T1/E1 S
TATUS
R
EGISTERS
..................................................................................67
10.
I/O PIN CONFIGURATION OPTIONS.........................................................................................73
11.
LOOPBACK CONFIGURATION .................................................................................................75
P
ER
-C
HANNEL
L
OOPBACK
................................................................................77
ERROR COUNT REGISTERS.....................................................................................................79
L
INE
-C
ODE
V
IOLATION
C
OUNT
R
EGISTER
(LCVCR) ..........................................80
11.1
12.
12.1
相關(guān)PDF資料
PDF描述
DS21S07A SCSI Terminator
DS21S07AE Terminator
DS21S07AS Terminator
DS21S07CE Interface IC
DS21S07CS Interface IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS21Q58 制造商:DALLAS 制造商全稱:Dallas Semiconductor 功能描述:E1 Quad Transceiver
DS21Q58L 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad E1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS21Q58L+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad E1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS21Q58LN 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS21Q58LN+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad E1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray