參數(shù)資料
型號： DJIXFLED0QE001
廠商： Intel Corp.
英文描述： Advanced 8-Port 10/100 Mbps PHY Transceivers
中文描述： 先進的8端口10/100 Mbps的物理層收發(fā)器
文件頁數(shù)： 157/226頁
文件大?。?/td> 1575K
代理商： DJIXFLED0QE001
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
LXT9785 and LXT9785E Advanced 8-Port 10/100 Mbps PHY Transceivers
Datasheet
Document Number: 249241
Revision Number: 007
Revision Date: August 28, 2003
159
The LXT9785/LXT9785E includes an IEEE 1149.1 boundary scan test port for board level testing.
All digital input, output, and input/output pins are accessible.
4.12.4
Boundary Scan Interface
This interface consists of five pins (TMS, TDI, TDO, TCK and TRST). It includes a state machine,
data register array, and instruction register. The TMS and TDI pins are internally pulled up and the
TCK pin is internally pulled down. TDO does not have an internal pull-up or pull-down.
4.12.5
State Machine
The TAP controller is a 16-state machine driven by the TCK and TMS pins. Upon reset, the
TEST_LOGIC_RESET state is entered. The state machine is also reset when TMS and TDI are
High for five TCK periods.
4.12.6
Instruction Register
The IDCODE instruction is always invoked after the state machine resets. The decode logic
ensures the correct data flow to the Data registers according to the current instruction. Valid
instructions are listed in
Table 49
.
4.12.7
Boundary Scan Register
Each Boundary Scan Register (BSR) cell has two stages. A flip-flop and a latch are used for the
serial shift stage and the parallel output stage. There are four modes of operation as listed in
Table 48
. Refer to the Identification Information section in the LXT9785/LXT9785E Specification
Update (document number 249357) for the JTAG ID numbers.
Table 48. BSR Mode of Operation
Mode
Description
1
Capture
2
Shift
3
Update
4
System Function
Table 49. Supported JTAG Instructions
Name
Code
Description
Data
Register
EXTEST
0000 Hex
External Test
BSR
IDCODE
FFFE Hex
ID Code Inspection
ID REG
SAMPLE
FFF8 Hex
Sample Boundary
BSR
High Z
FFCF Hex
Force Float
Bypass
Clamp
FFEF Hex
Clamp
BSR
BYPASS
FFFF Hex
Bypass Scan
Bypass
相關PDF資料
PDF描述
DJIXFLED0SE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLED0SE001 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0QE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0QE001 Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0SE000 Advanced 8-Port 10/100 Mbps PHY Transceivers
相關代理商/技術參數(shù)
參數(shù)描述
DJIXFLED0SE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFLED0SE001 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0QE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0QE001 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
DJIXFPAD0SE000 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Advanced 8-Port 10/100 Mbps PHY Transceivers
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*