Actel低成本和功耗的PROASIC3
QuICkLogIC BGA封裝的超低功耗FPGA
Altera FPGA支持667Mbps DDR2 SDRAM數(shù)據(jù)速率
Actel 混合信號(hào)FPGA的生態(tài)開發(fā)環(huán)境
Xilinx 可編程8通道 PCI EXPRESS IP核
一種基于CPLD的PWM控制電路設(shè)計(jì)
Avago 推出新一代ASIC技術(shù)
MAXQ3120電表參考設(shè)計(jì)的定制功能
利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能
基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì)
基于CPLD的水輪發(fā)電機(jī)組轉(zhuǎn)速監(jiān)控系統(tǒng)的設(shè)計(jì)(EPC1441PC8)
零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)
異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)
一個(gè)嵌入式系統(tǒng)的Petri網(wǎng)模型與CPLD實(shí)現(xiàn)
新一代CPLD及其應(yīng)用
PSD813F2在FPGA配置中的應(yīng)用
多分辨率圖像實(shí)時(shí)采集系統(tǒng)的FPGA邏輯設(shè)計(jì)
CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
用FPGA/CPLD設(shè)計(jì)UART作
基于CPLD的模數(shù)轉(zhuǎn)換組合研究作
基于FPGA的相檢寬帶測(cè)頻系統(tǒng)的設(shè)計(jì)作
利用APTIX MP3C和Spartan-IIE FPGA實(shí)現(xiàn)數(shù)據(jù)系統(tǒng)的驗(yàn)證作
利用DSP和CPLD增強(qiáng)數(shù)據(jù)采集的可擴(kuò)展性
LM331在AD轉(zhuǎn)換電路中的應(yīng)用
汽車娛樂電子中采用FPGA推動(dòng)的參考設(shè)計(jì)
高分辨率時(shí)間數(shù)字轉(zhuǎn)換電路的PLD實(shí)現(xiàn)
基于CPLD的機(jī)載小型化控制與保護(hù)
SDRAM控制器的設(shè)備與VHDL實(shí)現(xiàn)
ALTERA FPGA在微處理器系統(tǒng)中的在應(yīng)用配置
基于CPLD/FPGA的出租車計(jì)費(fèi)器
MPC850中復(fù)位邏輯和CPM協(xié)議切換的CPLD實(shí)現(xiàn)
基于CPLD和接觸式 圖像傳感器的圖像采集系統(tǒng)
用XC9500 CPLD和并行PROM配置Xilinx FPGA(圖)
ACEX 1K系列CPLD配置方法探討(圖)
應(yīng)用CPLD及EPP技術(shù)對(duì)CCD信號(hào)像素級(jí)的高速采集(圖)
數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)(圖)
基于FPGA/CPLD設(shè)計(jì)與實(shí)現(xiàn)UART (圖)
EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用 (圖)
基于EDA的交通燈控制系統(tǒng) (圖)
基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)(圖)
基于CPLD多通道編碼器數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
基于FPGA的等精度頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)
MPC850中復(fù)位邏輯和CPM協(xié)議的CPLD實(shí)現(xiàn)
基于CPLD的片內(nèi)振蕩器設(shè)計(jì)
在汽車娛樂電子中采用FPGA推動(dòng)的參考設(shè)計(jì)(圖)
使用FPGA和IP Core實(shí)現(xiàn)定制緩沖管理(圖)
在Protel99SE下實(shí)現(xiàn)可編程邏輯器件設(shè)計(jì)
基于UCC3895的移相全橋變換器的設(shè)計(jì)
在CPLD管理下實(shí)現(xiàn)高效多串口中斷源
買賣網(wǎng)IC、IC技術(shù)資料、IC開發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086