- 您現(xiàn)在的位置：買賣IC網 > PDF目錄9618 > CY505YC64DTT (Silicon Laboratories Inc)IC CLK CK505 BROADWATER 64TSSOP PDF資料下載
參數(shù)資料
| 型號： | CY505YC64DTT |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 22/24頁 |
| 文件大小： | 0K |
| 描述： | IC CLK CK505 BROADWATER 64TSSOP |
| 標準包裝： | 2,000 |
| 類型： | 時鐘/頻率發(fā)生器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服務器 |
| 輸入： | 晶體 |
| 輸出： | HCSL，LVCMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:24 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 400.9MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-TFSOP （0.240"，6.10mm 寬） |
| 供應商設備封裝： | 64-TSSOP |
| 包裝： | 帶卷 (TR) |
CY505YC64D
......................Document #: 001-03543 Rev *E Page 7 of 24
1
PCI1
Output enable for PCI1, 0 = Output Disabled, 1 = Output Enabled
0
1
PCI0
Output enable for PCI0, 0 = Output Disabled, 1 = Output Enabled
Byte 2: Control Register 2 (continued)
Bit
@Pup
Name
Description
Byte 3: Control Register 3
Bit
@Pup
Name
Description
7
1
SRC[T/C]11
Output enable for SRC11, 0 = Output Disabled, 1 = Output Enabled
6
1
SRC[T/C]10
Output enable for SRC10, 0 = Output Disabled, 1 = Output Enabled
5
1
SRC[T/C]9
Output enable for SRC9, 0 = Output Disabled, 1 = Output Enabled
4
1
SRC[T/C]8/ITP_OE
Output enable for SRC8 or ITP, 0 = Output Disabled, 1 = Output Enabled
3
1
SRC[T/C]7
Output enable for SRC7, 0 = Output Disabled, 1 = Output Enabled
2
1
SRC[T/C]6
Output enable for SRC6, 0 = Output Disabled, 1 = Output Enabled
1
SRC[T/C]5
Output enable for SRC5, 0 = Output Disabled, 1 = Output Enabled
0
1
SRC[T/C]4
Output enable for SRC4, 0 = Output Disabled, 1 = Output Enabled
Byte 4: Control Register 4
Bit
@Pup
Name
Description
7
1
SRC[T/C]3
Output enable for SRC3, 0 = Output Disabled, 1 = Output Enabled
6
1
SRC[T/C]2/SATA
Output enable for SATA/SRC2, 0 = Output Disabled, 1 = Output Enabled
5
1
SRC[T/C]1
Output enable for SRC, 0 = Output Disabled, 1 = Output Enabled
4
1
SRC[T/C]0/DOT96[T/C]
Output enable for SRC0/DOT96
0 = Output Disabled, 1 = Output Enabled
3
1
CPU[T/C]1
Output enable for CPU1, 0 = Output Disabled, 1 = Output Enabled
2
1
CPU[T/C]0
Output enable for CPU0, 0 = Output Disabled, 1 = Output Enabled
1
PLL1_SS_EN
Enable PLL1’s spread modulation,
0 = Spread Disabled 1 = Spread Enabled
0
1
PLL3_SS_EN
Enable PLL3’s spread modulation
0 = Spread Disabled, 1 = Spread Enabled
Byte 5: Control Register 5
Bit
@Pup
Name
Description
7
0
OE#_0/2_EN_A
Enable OE#_0/2 (clk req)
0 = Disabled OE#_0/2, 1 = Enabled OE#_0/2,
6
0
OE#_0/2_SEL_A
Set OE#_0/2
SRC0 or SRC2
0 = OE#_0/2
SRC0, 1 = OE#_0/2SRC2
5
0
OE#_1/4_EN_A
Enable OE#_1/4 (clk req)
0 = Disabled OE#_1/4, 1 = Enabled OE#_1/4,
4
0
OE#_1/4_SEL_A
Set OE#_1/4
SRC1 or SRC4
0 = OE#_1/4
SRC1, 1 = OE#_1/4SRC4
3
0
OE#_0/2_EN_B
Enable OE#_0/2 (clk req)
0 = Disabled OE#_0/2 1 = Enabled OE#_0/2
2
0
OE#_0/2_SEL_B
Set OE#_0/2
SRC0 or SRC2
0 = OE#_0/2
SRC0, 1 = OE#_0/2SRC2
1
0
OE#_1/4_EN_B
Enable OE#_1/4 (clk req)
0 = Disabled OE#_1/4, 1 = Enabled OE#_1/4,
0
OE#_1/4_SEL_B
Set OE#_1/4
SRC1 or SRC4
0 = OE#_1/4
SRC1, 1 = OE#_1/4SRC4
相關PDF資料 |
PDF描述 |
|---|---|
| VI-BTM-MW-F1 | CONVERTER MOD DC/DC 10V 100W |
| CS3106A-36-79S | CONN PLUG 20POS STRAIGHT W/SCKT |
| D38999/24FJ24PA | CONN RCPT 24POS JAM NUT W/PINS |
| VI-BTL-MW-F2 | CONVERTER MOD DC/DC 28V 100W |
| MS27467T17B35J | CONN PLUG 55POS STRAIGHT W/SCKT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY50C475Z | 制造商:PHILIPS 功能描述:Miniature Monolithic Epoxy Coated Ceramic Radial Leads Capacitor - 4.7uF 50dcV +80-20% |
| CY512 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Stepper System Controller |
| CY512P | 制造商:CYLINK 功能描述:512P |
| CY525 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Stepper System Controller |
| CY525A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Stepper Motor Controller/Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復。