參數(shù)資料
型號(hào)： CY39100V388-181MGC
廠(chǎng)商： Cypress Semiconductor Corp.
英文描述： CPLDs at FPGA Densities
中文描述： CPLD器件在FPGA的密度
文件頁(yè)數(shù)： 21/86頁(yè)
文件大小： 1212K
代理商： CY39100V388-181MGC
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 21 of 86
Switching Characteristics — Parameter Values
Over the Operating Range
Internal Parameters
t
CHMCHAA
Asynchronous channel memory access time from input of channel memory to output of channel memory
Channel Memory Timing Parameter Descriptions
Over the Operating Range (continued)
Parameter
Description
Parameter
Combinatorial Mode Parameters
t
PD
t
EA
t
ER
t
PRR
t
PRO
t
PRW
Synchronous Clocking Parameters
t
MCS
t
MCH
t
MCCO
t
IOS
t
IOH
t
IOCO
t
SCS
t
SCS2
t
ICS
t
OCS
t
CHZ
t
CLZ
f
MAX
f
MAX2
Product Term Clocking Parameters
t
MCSPT
t
MCHPT
t
MCCOPT
t
SCS2PT
Channel Interconnect Parameters
t
CHSW
t
CL2CL
Miscellaneous Parameters
t
CPLD
t
MCCD
PLL Parameters
t
MCCJ
t
DWSA
t
DWOSA
t
LOCK
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
7.2
4.5
4.5
7.5
5.0
5.0
8.5
5.6
5.3
10
9.0
9.0
15
10
10
ns
ns
ns
ns
ns
ns
6.0
9.5
3.3
6.0
10
3.6
6.0
10.5
4.0
8.0
13
6.0
10
15
7.0
2.7
0
3.0
0
3.5
0
5.0
0
6.7
0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
MHz
MHz
5.8
6.0
7.0
10
12
1.0
0.9
1.0
1.0
1.2
1.2
2.0
2.0
2.5
2.5
3.8
4.0
4.5
7.0
8.0
3.4
4.3
4.5
4.5
3.5
4.5
5.0
5.0
3.6
5.5
5.5
5.5
6.4
8.0
8.0
8.0
9.6
12
12
12
3.5
3.5
3.8
6.0
7.0
1.5
1.5
1.5
1.5
1.5
294
233
286
222
278
181
156
125
104
83
2.7
0.9
3.0
1.0
3.3
1.4
5.0
2.0
6.0
2.5
ns
ns
ns
ns
7.5
8.0
8.8
11.0
15.0
6.0
6.5
7.2
10.0
15.0
0.9
1.8
1.0
2.0
1.2
2.3
1.7
2.8
2.0
3.0
ns
ns
2.8
0.22
3.0
0.25
3.3
0.28
4.0
0.35
5.0
0.38
ns
ns
–150
–1.35
–150
150
–0.85
150
250
–150
–1.35
–150
150
–0.85
150
250
–150
–1.35
–150
150
–0.85
150
250
–180
–2.0
–180
180
–1.5
180
250
–200
–2.9
–200
200
–2.4
200
250
ps
ns
ps
ms
相關(guān)PDF資料
PDF描述
CY39100V208-125NI WIRE STRIPPER, 0.25MMWIRE STRIPPER, 0.25MM; Stripping Capacity:0.25mm
CY39100V208-125NTC WIRE STRIPPER, 0.30MMWIRE STRIPPER, 0.30MM; Stripping Capacity:0.3mm
CY39100V208-125NTI WIRE STRIPPER, 0.40MMWIRE STRIPPER, 0.40MM; Stripping Capacity:0.4mm
CY39100V208-181BBC CUTTERS, SIDE EXTRA FULL FLUSH 120MMCUTTERS, SIDE EXTRA FULL FLUSH 120MM; Capacity, cutting copper wire:1mm; Length:120mm; Capacity, cutting soft iron:0.6mm; Edge Finish/Profile:Extra Full Flush; Head type:Tapered/Relieved; Length,
CY39100V208-181BBI CUTTERS, SIDE FULL FLUSH 120MMCUTTERS, SIDE FULL FLUSH 120MM; Capacity, cutting copper wire:1mm; Length:120mm; Capacity, cutting soft iron:0.6mm; Edge Finish/Profile:Full Flush; Head type:Tapered/Relieved; Length, jaw:9mm
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39100V388-181NC 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V388-233MGC 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V388-233MGI 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V388-233NTC 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V388B-125MGC 功能描述:IC CPLD 100K GATE 388-BGA RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:40 系列:ispMACH® 4000C 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):5.0ns 電壓電源 - 內(nèi)部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數(shù)目:32 宏單元數(shù):512 門(mén)數(shù):- 輸入/輸出數(shù):128 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:176-LQFP 供應(yīng)商設(shè)備封裝:176-TQFP（24x24） 包裝:托盤(pán)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*