- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366979 > CY37512P256-125BGC Electrically-Erasable Complex PLD PDF資料下載
參數(shù)資料
| 型號： | CY37512P256-125BGC |
| 英文描述： | Electrically-Erasable Complex PLD |
| 中文描述： | 電可擦除復雜可編程邏輯器件 |
| 文件頁數(shù)： | 19/66頁 |
| 文件大小： | 2069K |
| 代理商： | CY37512P256-125BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Ultra37000 CPLD Family
Ultra37000: December 13, 1996
Revision: March 15, 2001
19
Switching Characteristics
Over the Operating Range
[11]
Parameter
Combinatorial Mode Parameters
t
PD[12, 13, 14]
t
PDL[12, 13, 14]
t
PDLL[12, 13, 14]
t
EA[12, 13, 14]
t
ER[10, 12]
Input Register Parameters
t
WL
t
WH
t
IS
t
IH
t
ICO[12, 13, 14]
t
ICOL[12, 13, 14]
Synchronous Clocking Parameters
t
CO[13, 14]
t
S[12]
t
H
t
CO2[12, 13, 14]
Description
Unit
Input to Combinatorial Output
Input to Output Through Transparent Input or Output Latch
Input to Output Through Transparent Input and Output Latches
Input to Output Enable
Input to Output Disable
ns
ns
ns
ns
ns
Clock or Latch Enable Input LOW Time
[8]
Clock or Latch Enable Input HIGH Time
[8]
Input Register or Latch Set-Up Time
Input Register or Latch Hold Time
Input Register Clock or Latch Enable to Combinatorial Output
Input Register Clock or Latch Enable to Output Through Transparent Output Latch
ns
ns
ns
ns
ns
ns
Synchronous Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) or Latch Enable to Output
Set-Up Time from Input to Sync. Clk (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) or Latch Enable
Register or Latch Data Hold Time
Output Synchronous Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) or Latch Enable to Combinatorial Output
Delay (Through Logic Array)
Output Synchronous Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) or Latch Enable to Output Synchronous
Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) or Latch Enable (Through Logic Array)
Set-Up Time from Input Through Transparent Latch to Output Register Synchronous Clock (CLK
0
CLK
1
, CLK
2
, or CLK
3
) or Latch Enable
Hold Time for Input Through Transparent Latch from Output Register Synchronous Clock (CLK
0
,
CLK
1
, CLK
2
, or CLK
3
) or Latch Enable
Product Term Clocking Parameters
t
COPT[12, 13, 14]
Product Term Clock or Latch Enable (PTCLK) to Output
t
SPT
Set-Up Time from Input to Product Term Clock or Latch Enable (PTCLK)
t
HPT
Register or Latch Data Hold Time
t
ISPT[12]
Set-Up Time for Buried Register used as an Input Register from Input to Product Term Clock or
Latch Enable (PTCLK)
t
IHPT
Buried Register Used as an Input Register or Latch Data Hold Time
t
CO2PT[12, 13, 14]
Product Term Clock or Latch Enable (PTCLK) to Output Delay (Through Logic Array)
ns
ns
ns
ns
t
SCS[12]
ns
t
SL[12]
ns
t
HL
ns
ns
ns
ns
ns
ns
ns
Pipelined Mode Parameters
t
ICS[12]
Input Register Synchronous Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
) to Output Register Synchronous
Clock (CLK
0
, CLK
1
, CLK
2
, or CLK
3
)
ns
Notes:
11. All AC parameters are measured with two outputs switching and 35-pF AC Test Load.
12. Logic Blocks operating in Low-Power Mode, add t
to this spec.
13. Outputs using Slow Output Slew Rate, add t
SLEW
to this spec.
14. When V
CCO
= 3.3V, add t
3.3IO
to this spec.
相關PDF資料 |
PDF描述 |
|---|---|
| CY37512VP400-66BBC | Electrically-Erasable Complex PLD |
| CY37064P44-154AI | Electrically-Erasable Complex PLD |
| CY37064VP100-143AC | Electrically-Erasable Complex PLD |
| CY37064VP44-100AI | Electrically-Erasable Complex PLD |
| CY37064VP48-100BAI | Electrically-Erasable Complex PLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY37512P256-83BGC | 功能描述:CPLD - 復雜可編程邏輯器件 512 Macrocell 5V COM RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| CY37512P352-83BGI | 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz 5V 388-Pin BGA 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz CMOS Technology 5V 388-Pin BGA |
| CY37512VP208-66NC | 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 66MHz 3.3V 208-Pin PQFP |
| CY37512VP208-66NI | 制造商:Cypress Semiconductor 功能描述: |
| CY37512VP208-66NXI | 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:Ultra37000™ 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。