- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384268 > CY26113 Clocks and Buffers PDF資料下載
參數(shù)資料
| 型號(hào)： | CY26113 |
| 英文描述： | Clocks and Buffers |
| 中文描述： | 時(shí)鐘和緩沖器 |
| 文件頁數(shù)： | 2/5頁 |
| 文件大小： | 50K |
| 代理商： | CY26113 |
CY26111
Document #: 38-07095 Rev. *A
Page 2 of 5
Absolute Maximum Conditions
Recommended Operating Conditions
Summary
Name
XIN
VDD
AVDD
OE
AVSS
VSSL
LCLK 1
LCLK 2
LCLK 3
NC
VDDL
NC
VSS
NC
CLK 4
XOUT
[1]
Pin Number
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Description
Reference Input
Voltage Supply
Analog Voltage Supply
Output Enable, OE = 0 three-state; OE = 1 active
Analog Ground
LCLK Ground
Clock output 1
–
25 MHz at V
DDL
level
Clock output 2
–
25 MHz at V
DDL
level
Clock output 3
–
25 MHz at V
DDL
level
No Connect - Reserved
LCLK Voltage Supply (2.5V or 3.3V)
No Connect - Reserved
Ground
No Connect - Reserved
Clock output 4 - 125 MHz
Reference Output
Parameter
V
DD
V
DDL
T
J
Description
Supply Voltage
I/O Supply Voltage
Junction Temperature
Digital Inputs
Digital Outputs referred to V
DD
Digital Outputs referred to V
DDL
Electro-Static Discharge
Min.
–
0.5
Max.
7.0
7.0
125
Unit
V
V
°
C
V
V
V
kV
AV
SS
–
0.3V
V
SS
–
0.3V
V
SS
–
0.3V
2
AV
DD
+ 0.3V
V
DD
+ 0.3V
V
DDL
+0.3V
Parameter
V
DD
V
DDL
T
A
C
LOAD
f
REF
Description
Operating Voltage
Operating Voltage
Ambient Temperature
Max. Load Capacitance
Driven Reference Frequency
Power-up time for all VDD's to
reach minimum specified voltage
(power ramps must be
monotonic)
Min.
3.0
2.375
0
Typ.
3.3
2.5
Max.
3.6
2.625
70
15
Unit
V
V
°
C
pF
MHz
25
t
PU
0.05
500
ms
Note:
1.
Float XOUT if XIN is externally driven.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY26113ZC | MISCELLANEOUS CLOCK GENERATOR|CMOS|TSSOP|16PIN|PLASTIC |
| CY26118 | Clocks and Buffers |
| CY26126 | Clocks and Buffers |
| CY26187-1 | Clocks and Buffers |
| CY26187-2 | Clocks and Buffers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY26113ZC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MISCELLANEOUS CLOCK GENERATOR|CMOS|TSSOP|16PIN|PLASTIC |
| CY26114 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:One-PLL Clock Generator |
| CY26114KZC | 功能描述:鎖相環(huán) - PLL One-PLL Clock Gen RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| CY26114KZCT | 功能描述:鎖相環(huán) - PLL One-PLL Clock Gen RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| CY26114ZC | 功能描述:鎖相環(huán) - PLL PacketClock COM RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。