- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366905 > CS5513 CS5510/11/12/13 Product Data Sheet|DC Measurement|A/D Converters PDF資料下載
參數(shù)資料
| 型號： | CS5513 |
| 元件分類： | 串行ADC |
| 英文描述： | CS5510/11/12/13 Product Data Sheet|DC Measurement|A/D Converters |
| 中文描述： | CS5510/11/12/13產(chǎn)品數(shù)據(jù)|直流測量| A / D轉(zhuǎn)換 |
| 文件頁數(shù)： | 7/26頁 |
| 文件大?。?/td> | 499K |
| 代理商： | CS5513 |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
CS5510/11/12/13
DS337F1
7
SWITCHING CHARACTERISTICS - CS5510/12
(T
A
= 25° C; V+ = 5 V ±5%; V- = 0 V; Input
Levels: Logic 0 = 0 V, Logic 1 = V+; C
L
= 50 pF)
Notes: 20.
Device parameters are specified with 32.768 kHz clock; however, clocks up to 130 kHz (CS5510) or
200 kHz (CS5512) can be used for increased throughput. Higher clock rates will result in degraded
linearity specifications, as shown in Figures 14 and 15.
Specified using 10% and 90% points on waveform of interest. Output loaded with 50 pF.
On the CS5510/12, the serial clock input (SCLK) provides the master clock to operate the converter as
well as the serial data clock used to read conversion data. If SCLK is held high (logic 1) for t
SLP
or longer,
the CS5510/12 enters sleep. To exit from sleep mode, SCLK must be held low (logic 0) for t
WAKE
or
longer.
21.
22.
Parameter
Symbol
Min
Typ
Max
Unit
Master Clock Timing
Master Clock Frequency (CS5510)
Master Clock Frequency (CS5512)
Master Clock Duty Cycle
Rise Times
(Note 20)
(Note 20)
SCLK
SCLK
10
10
40
32.768
32.768
-
130
200
60
kHz
kHz
%
(Note 21)
CSB
SCLK
SDO
t
rise
-
-
-
-
-
50
1.0
10
-
μs
μs
ns
Fall Times
(Note 21)
CSB
SCLK
SDO
t
fall
-
-
-
-
-
50
1.0
10
-
μs
μs
ns
Serial Port Timing
Serial Clock Frequency (CS5510)
Serial Clock Frequency (CS5512)
SCLK High to Enter Sleep
SCLK Low to Exit Sleep
Serial Clock
(Note 22)
(Note 22)
(Note 22)
(Note 22)
SCLK
SCLK
t
SLP
t
WAKE
t
1
t
2
10
10
200
10
2
2
32.768
32.768
-
-
-
-
130
200
2000
-
60
60
kHz
kHz
μs
μs
μs
μs
Pulse Width High
Pulse Width Low
SDO Read Timing
CS
to Data Valid
SCLK Falling to New Data Bit
t
3
t
4
t
5
t
11
-
-
-
-
-
-
-
150
150
150
-
ns
ns
ns
ns
CS
Rising to SDO Hi-Z
CS
Falling to SCLK Rising
200
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CS5516-SD | Analog-to-Digital Converter， 16-Bit |
| CS5542 | Analog IC |
| CS5542-KL | Other/Special/Miscellaneous Converter |
| CS5543 | 22-Bit， Multi-Channel， Delta Sigma ADC ChipSet|DC Measurement|A/D Converters |
| CS5543-KL | Digital Filter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CS5513-BS | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 20-Bit Delta Sigma ADC Int. OSC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5513-BSR | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC IC 20-Bit 8-Pin Delta Sigma ADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5513-BSZ | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 20-Bit Delta Sigma ADC Int. OSC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5513-BSZR | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC IC 20-Bit 8-Pin Delta Sigma ADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5516 | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:16BIT/20-BIT BRIDGE TRANSDUCER A/D CONVERTER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。