- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1991 > CS5509-ASZR (Cirrus Logic Inc)IC ADC 16BIT SGL SUPP 16-SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | CS5509-ASZR |
| 廠商： | Cirrus Logic Inc |
| 文件頁(yè)數(shù)： | 22/24頁(yè) |
| 文件大小： | 0K |
| 描述： | IC ADC 16BIT SGL SUPP 16-SOIC |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 位數(shù)： | 16 |
| 采樣率（每秒）： | 200 |
| 數(shù)據(jù)接口： | 串行 |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 2.25mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 16-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 16-SOIC |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 1 個(gè)差分，單極；1 個(gè)差分，雙極 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)當(dāng)前第22頁(yè)第23頁(yè)第24頁(yè)
CS5509
DS125F3
7
Notes: 16. If CS is activated asynchronously to DRDY, CS will not be recognized if it occurs when DRDY is high
for 2 clock cycles. The propagation delay time may be as great as 2 fclk cycles plus 200 ns. To guarantee
proper clocking of SDATA when using asynchronous CS, SCLK(i) should not be taken high sooner than
2 fclk + 200 ns after CS goes low.
17. SDATA transitions on the falling edge of SCLK. Note that a rising SCLK must occur to enable the serial
port shifting mechanism before falling edges can be recognized.
18. If CS is returned high before all data bits are output, the SDATA output will complete the current data
bit and then go to high impedance.
5V SWITCHING CHARACTERISTICS (T
A = 25 °C; VA+, VD+ = 5V ±5%; Input Levels: Logic 0 =
Parameter
Symbol
Min
Typ
Max
Unit
Serial Clock
fsclk
0-
2.5
MHz
Serial Clock
Pulse Width High
Pulse Width Low
tph
tpl
200
-
ns
Access Time
CS Low to data valid (Note 16)
tcsd
-60
200
ns
Maximum Delay Time
(Note 17)
SCLK falling to new SDATA bit
tdd
-150
310
ns
Output Float Delay
CS High to output Hi-Z (Note 18)
SCLK falling to Hi-Z
tfd1
tfd2
-
60
160
150
300
ns
3.3V SWITCHING CHARACTERISTICS (T
A = 25 °C; VA+ = 5V ±5%; VD+ = 3.3V ±5%; Input
Parameter
Symbol
Min
Typ
Max
Unit
Serial Clock
fsclk
0
-
1.25
MHz
Serial Clock
Pulse Width High
Pulse Width Low
tph
tpl
200
-
ns
Access Time
CS Low to data valid (Note 16)
tcsd
-100
200
ns
Maximum Delay Time
(Note 17)
SCLK falling to new SDATA bit
tdd
-400
600
ns
Output Float Delay
CS High to output Hi-Z (Note 18)
SCLK falling to Hi-Z
tfd1
tfd2
-
70
320
150
500
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CS5512-BSZ | IC ADC 20BIT EXTERNAL OSC 8-SOIC |
| CS5526-BSZR | IC ADC 20BIT W/4BIT LATCH 20SSOP |
| CS5528-ASZR | IC ADC 24BIT 8CH 24-SSOP |
| CS5529-ASZR | IC ADC 16BIT W/6BIT LATCH 20SSOP |
| CS5530-ISZR | IC ADC 24BIT 1CH W/LNA 20-SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CS5510 | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:16-bit and 20-bit, 8-pin ΔΣ ADCs |
| CS5510_09 | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:16-bit and 20-bit, 8-pin ΔΣ ADCs |
| CS5510-AS | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 16-Bit Delta Sigma ADC Ext. OSC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5510-ASR | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC IC 16-Bit 8-Pin Delta Sigma ADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
| CS5510-ASZ | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 16-Bit Delta Sigma ADC Ext. OSC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結(jié)構(gòu):Sigma-Delta 轉(zhuǎn)換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:VQFN-32 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。