- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366891 > CR16HCT9 PDF資料下載
參數(shù)資料
| 型號(hào)： | CR16HCT9 |
| 文件頁(yè)數(shù)： | 111/157頁(yè) |
| 文件大小： | 1256K |
| 代理商： | CR16HCT9 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)當(dāng)前第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)
111
www.national.com
20.9.9
The Can Timing Register (CTIM) defines the configuration of
the Bit Time Logic (BTL).
15
9
8
7
PSC[6:0]
SJW[1:0] TSEG1[3:0]
0
r/w
CAN Timing Register (CTIM)
PSC[6:0]
Prescaler Configuration. These bits set the
CAN prescaler. The settings are shown in
Table 31
SJW[1:0]
Synchronization Jump Width. These bits set
the Synchronization Jump Width which can be
programmed between 1 and 4 time quanta
(see Table 32).
Note:
The settings of SJW has to be configured to be small-
er or equal to TSEG1 and TSEG2
TSEG1[3:0] Time Segment 1. These bits configure the
length of the Time Segment 1 (TSEG1). It is not
recommended to configure the time segment 1
to be smaller than 2tq. (see Table 33).
TSEG2[2:0] Time Segment 2. The TSEG2[2:0] bits set the
number of time quanta (tq) for phase segment
2 (see Table 34).
20.9.10 Global Mask Registers (GMSK — GMSKB and
GMSKX)
The GMSKB and GMSKX registers allow you to globally
mask, or “don’t care” the incoming extended/standard identi-
fier bits, RTR/XRTR and IDE. Throughout this document, the
GMSKB and GMSKX 16-bit registers are referenced as a 32-
bit register GMSK.
6
3
2
0
TSEG2[2:0]
Table 31
CAN Prescaler Settings
PS
C6
PS
C5
PS
C4
PS
C3
PS
C2
PS
C1
PS
C0
CAN
prescaler
(PSC)
0
0
0
0
0
0
0
2
0
0
0
0
0
0
1
3
0
0
0
0
0
1
0
4
0
0
0
0
0
1
1
5
0
0
0
0
1
0
0
6
:
:
:
:
:
:
:
1
1
1
1
1
0
1
127
1
1
1
1
1
1
0/1
128
Table 32
SJW Settings
SJW1
SJW0
Synchronization Jump Width
(SJW)
0
0
1 tq
0
1
2 tq
1
0
3 tq
1
1
4 tq
Table 33
Time Segment 1 Settings
TSEG
13
TSEG
12
TSEG
11
TSEG
10
Length of Time
(TSEG1)
0
0
0
0
not recommended
0
0
0
1
2 tq
0
0
1
0
3 tq
0
0
1
1
4 tq
0
1
0
0
5 tq
0
1
0
1
6 tq
0
1
1
0
7 tq
0
1
1
1
8 tq
1
0
0
0
9 tq
1
0
0
1
10 tq
1
0
1
0
11 tq
1
0
1
1
12 tq
1
1
0
0
13 tq
1
1
0
1
14 tq
1
1
1
0
15 tq
1
1
1
1
16 tq
Table 34
Time Segment 2 Settings
TSEG22
TSEG21
TSEG20
Length of
TSEG2
0
0
0
1 tq
0
0
1
2 tq
0
1
0
3 tq
0
1
1
4 tq
1
0
0
5 tq
1
0
1
6 tq
1
1
0
7 tq
1
1
1
8 tq
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CR16HCT9VJE7 | Microcontroller |
| CR16HCT9VJE7Y | Microcontroller |
| CR16HCT9VJE8 | Microcontroller |
| CR16HCT9VJE8Y | Microcontroller |
| CR16HCT9VJE9 | Microcontroller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CR16HCT9VJE7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE7Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE8Y | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
| CR16HCT9VJE9 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microcontroller |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。