- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄366557 > AMD-751 (Advanced Micro Devices, Inc.) System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | AMD-751 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) |
| 中文描述： | 系統(tǒng)總線，系統(tǒng)內(nèi)存控制器，AGP控制器和PCI總線控制器（系統(tǒng)總線，系統(tǒng)存儲(chǔ)器控制器，AGP接口控制器和的PCI總線控制器） |
| 文件頁(yè)數(shù)： | 228/236頁(yè) |
| 文件大?。?/td> | 3578K |
| 代理商： | AMD-751 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)當(dāng)前第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)
206
Index
21910D
—
August 1999
Preliminary Information
AMD Athlon System Bus . . . . .1
–
2
,
7
,
45
,
47
–
50
,
54
–
56
,
58
,
. . . . . . . . . . . . . . . . . . . 60
,
62
,
68
,
110
–
112
,
127
,
135
,
. . . . . . . . . . . . . . . . . . . . . . . . .152
–
153
,
155
,
159
–
160
,
. . . . . . . . . . . . . . . . . . . . . . . . . 164
,
166
,
197
,
199
–
200
AMD Publications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxvi
AMD-750 Chipset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
AMD-756 Peripheral Bus Controller . . . . . . . . . xxvi
–
1
,
6
,
14
,
. . . . . . . . . . . . . . . . . . . . . . . 26
–
29
,
45
,
48
–
49
,
56
,
71
,
. . . . . . . . . . . . . . . . . . . . . . 96
,
110
–
112
,
134
,
156
,
165
APCI (AGP peripheral component
interconnect). . . . . . . . .xxii
,
2
,
10
–
11
,
63
–
65
,
84
,
95
,
. . . . . . . . . . . . . . . . .100
,
104
,
155
–
158
,
166
,
168
,
173
API (application programming interface) . . . . . . . . . .xxii
,
99
APIC (advanced programmable interrupt
controller) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
,
47
Application Programming Interface (API). . . . . . . . . See API
Arbitration
AGP Bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
–
96
PCI Bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
ATE (address translation engine) . . . . . . . . . xxii
,
69
,
89
,
104
AWQ (PCI/APCI write queue) . . . . . . . . . . . . . . . . . . . .xxii
,
53
AXQ (AGP transaction queue) . . . . . . . . . . . . . . . xxii
,
89
,
91
B
BAR (base address register) . . . . . . . . . . xxii
,
13
,
47
,
50
–
52
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
,
111
,
127
–
181
Base
Address High. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Address Low . . . . . . . . . . . . . . . . . . . . . . . . . . .139
–
140
,
170
Class Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
,
168
Base Address Register (BAR). . . . . . . . . . . . . . . . . . See BAR
Basic Input/Output System (BIOS). . . . . . . . . . . . . . See BIOS
BIOS (basic input/output system) . . . . . . . . . . . xxii
,
3
,
8
,
47
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
–
72
,
74
–
76
,
110
BIST (build-in self-test) . . . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
BIU (bus interface unit). . . . . . . . . . . . . . . . . . xxii
,
12
,
62
,
64
Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Functional Units. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Start-Up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Block Diagram
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
AMD-750 chipset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
AMD-751 system controller . . . . . . . . . . . . . . . . . . . . . . . . 12
Bus Interface Unit (BIU) . . . . . . . . . . . . . . . . . . . . . . . . . . 53
MCT (memory controller) . . . . . . . . . . . . . . . . . . . . . . . . . 67
Memory Queue Arbiter (MQA) . . . . . . . . . . . . . . . . . . . . . 65
Memory Request Organizer (MRO) . . . . . . . . . . . . . . . . . 64
Block Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Buffer Characteristics, I/O. . . . . . . . . . . . . . . . . . . . . . . . . . 199
Buffer Model, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
Buffers
Prefetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
–
62
,
82
,
85
Built-In Self-Test (BIST). . . . . . . . . . . . . . . . . . . . . . . See BIST
Burst
Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
,
62
,
72
,
82
Bus Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxvi
Bus Interface Unit (BIU). . . . . . . . . . . . . . . . . . . . . . . See BIU
Byte Merging. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
,
85
C
C/BE[3:0]#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
–
24
Cache
Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
GART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
,
102
L2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
,
83
Operation, GART. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
SDRAM type. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
–
145
Size (AGP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Snoops. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
,
135
CAP_PTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Capability Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
CAS[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
CAS-Before-RAS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
,
72
Case Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
CCLK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Characteristics
I/O buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
I/O Buffer AC and DC . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
Chip Select (CS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . See CS
CLKFWDRST. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
,
55
Clock
100-MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
System. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Source-Synchronized . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Coherency. . . . . . . . . . . . . . . . . . . . . . . . . . . 62
,
82
,
88
,
93
,
97
Command Address Decoding . . . . . . . . . . . . . . . . . . . . . . . . 50
Command Queue (CQ). . . . . . . . . . . . . . . . . . . . . . . . . See CQ
Concurrency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Configuration
Register Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Space Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . 127
–
181
AGP Capability Identifier. . . . . . . . . . . . . . . . . . . . . . . . 160
AGP Command Register #2 . . . . . . . . . . . . . . . . . . . . . . 162
AGP GART Base Address Register . . . . . . . . . . . . . . . . 179
AGP Header Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
AGP Mode Control Register #1 . . . . . . . . . . . . . . . . . . . 163
AGP Mode Control Register #2 . . . . . . . . . . . . . . . . . . . 164
AGP Primary Bus Number . . . . . . . . . . . . . . . . . . . . . . . 169
AGP Revision ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
AGP Secondary Bus Number . . . . . . . . . . . . . . . . . . . . . 169
AGP Secondary Latency Timer. . . . . . . . . . . . . . . . . . . . 170
AGP Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
AGP Subordinate Bus Number. . . . . . . . . . . . . . . . . . . . 169
AGP VGA BIOS Mask . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
AGP Virtual Address Space . . . . . . . . . . . . . . . . . . . . . . 162
AGP/PCI Prefetchable Memory Base. . . . . . . . . . . . . . . 173
AGP/PCI Prefetchable Memory Limit . . . . . . . . . . . . . . 173
AGP/PCI Secondary Status . . . . . . . . . . . . . . . . . . . . . . . 171
Base Address Chip Select . . . . . . . . . . . . . . . . . . . . 141
–
143
Base Address Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . 139
Base Address Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . 140
Base Address Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . 140
Base Class Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
,
168
BIU 1 Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
BIU Control and Status . . . . . . . . . . . . . . . . . . . . . . . . . . 151
BIU SIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Capabilities Pointer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
,
165
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD-756 | Peripheral Bus Controller(外圍總線控制器) |
| AMD ATHLON | 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻) |
| AMD-K5 | 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價(jià)比微處理器) |
| AMD-K6-2 | 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) |
| AMD-K6-III | 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級(jí)的RISC86超標(biāo)量微體系結(jié)構(gòu)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-751AC | 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA |
| AMD-756 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide |
| AMD-756AC\T | 制造商:Advanced Micro Devices 功能描述: |
| AMD-760 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview |
| AMD-760MP | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。