- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16608 > ADV7393-DBRDZ (Analog Devices Inc)BOARD EVAL FOR ADV7393 PDF資料下載
參數(shù)資料
| 型號： | ADV7393-DBRDZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 67/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR ADV7393 |
| 產(chǎn)品變化通告： | ADV734x, ADV739x Feature Improvement |
| 設(shè)計資源： | Reconstruction Video Filter Using ADA4430-1 Amplifier After ADV7393 Video Encoder (CN0101) |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Advantiv® |
| 主要目的： | 視頻，視頻編碼器 |
| 已用 IC / 零件： | ADV7393 |
| 已供物品： | 板 |
| 相關(guān)產(chǎn)品： | ADV7393BCPZ-ND - IC DAC VIDEO HDTV 10BIT 40LFCSP ADV7393BCPZ-REEL-ND - IC DAC ENCODER VID HDTV 40-LFCSP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁當(dāng)前第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
Data Sheet
ADV7390/ADV7391/ADV7392/ADV7393
Rev. G | Page 61 of 108
Figure 73. ED/HD Sharpness and Adaptive Filter Control
Block
Figure 74. ED/HD Sharpness Filter Control with Different Gain Settings for ED/HD Sharpness Filter Gain Values
ED/HD SHARPNESS FILTER AND ADAPTIVE FILTER
APPLICATION EXAMPLES
Sharpness Filter Application
The ED/HD sharpness filter can be used to enhance or
attenuate the Y video output signal. The register settings in
Table 51 are used to achieve the results shown in Figure 74.
Input data is generated by an external signal source.
Table 51. ED/HD Sharpness Control Settings for Figure 74
Subaddress
Register Setting
Reference1
0x00
0xFC
0x01
0x10
0x02
0x20
0x30
0x00
0x31
0x81
0x40
0x00
a
0x40
0x08
b
0x40
0x04
c
0x40
d
0x40
0x80
e
0x40
0x22
f
1
Adaptive Filter Control Application
The register settings in Table 52 are used to obtain the results
shown in Figure 76, that is, to remove the ringing on the input
Y signal, as shown in Figure 75. Input data is generated by an
external signal source.
Table 52. Register Settings for Figure 76
Subaddress
Register Setting
0x00
0xFC
0x01
0x38
0x02
0x20
0x30
0x00
0x31
0x81
0x35
0x80
0x40
0x00
0x58
0xAC
0x59
0x9A
0x5A
0x88
0x5B
0x28
0x5C
0x3F
0x5D
0x64
FREQUENCY (MHz)
FILTER A RESPONSE (Gain Ka)
M
AG
NI
T
UDE
0.5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
1.5
FREQUENCY (MHz)
FILTER B RESPONSE (Gain Kb)
M
AG
NI
T
UDE
0.5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
1.5
FREQUENCY (MHz)
M
AG
NI
T
UDE
RE
S
P
O
NS
E
(
L
in
ear
S
cal
e)
1.0
1.1
1.2
1.3
1.4
1.5
1.6
10
12
INPUT
SIGNAL
STEP
FREQUENCY RESPONSE IN SHARPNESS
FILTER MODE WITH Ka = 3 AND Kb = 7
SHARPNESS AND ADAPTIVE FILTER CONTROL BLOCK
0
2
4
6
8
06234-
074
f
e
d
a
b
c
1
R4
R2
CH1 500mV
M 4.00s
CH1
ALL FIELDS
REF A
500mV 4.00s
1
R2
R1
1
CH1 500mV
M 4.00s
CH1
ALL FIELDS
REF A
500mV 4.00s
1
9.99978ms
06234-
075
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| REC5-053.3DRW/H6/C | CONV DC/DC 5W 4.5-9VIN +/-3.3V |
| GBM30DRMI-S288 | CONN EDGECARD 60POS .156 EXTEND |
| RMM08DTKI-S288 | CONN EDGECARD 16POS .156 EXTEND |
| HCC05DREF-S13 | CONN EDGECARD 10POS .100 EXTEND |
| EEC17DREN-S734 | CONN EDGECARD 34POS .100 EYELET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7393EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Power, Chip Scale 10-Bit SD/HD Video Encoder |
| ADV7393WBCPZ | 制造商:Analog Devices 功能描述:LOW POWER, CHIP SCALE 10-BIT SD/HD VIDEO ENCODER - Trays |
| ADV7393WBCPZ-REEL | 制造商:Analog Devices 功能描述:LOW POWER, CHIP SCALE 10-BIT SD/HD VIDEO ENCODER - Tape and Reel |
| ADV73946603 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV73946604 | 制造商:LG Corporation 功能描述:Frame Assembly |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。