- 您現(xiàn)在的位置：買賣IC網 > PDF目錄19473 > ADSP-BF548BBCZ-5A (Analog Devices Inc)IC DSP 16BIT 533MHZ 400CSBGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF548BBCZ-5A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 72/100頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 16BIT 533MHZ 400CSBGA |
| 產品培訓模塊： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 標準包裝： | 1 |
| 系列： | Blackfin® |
| 類型： | 定點 |
| 接口： | CAN，SPI，SSP，TWI，UART，USB |
| 時鐘速率： | 533MHz |
| 非易失內存： | 外部 |
| 芯片上RAM： | 260kB |
| 電壓 - 輸入/輸出： | 2.50V，3.30V |
| 電壓 - 核心： | 1.25V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-LFBGA，CSPBGA |
| 供應商設備封裝： | 400-CSPBGA（17x17） |
| 包裝： | 托盤 |
| 配用： | ADSP-3PARCBF548M01-ND - MODULE BOARD BF548 ADSP-3PARCBF548E02-ND - KIT DEV STARTER BF548 ADZS-BF548-EZLITE-ND - KIT EZLITE ADZS-BF548 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
ADSP-BF542/ADSP-BF544/ADSP-BF547/ADSP-BF548/ADSP-BF549
Rev. C
|
Page 73 of 100
|
February 2010
HOSTDP A/C Timing-Host Write Cycle
cycle timing requirements.
Table 55. Host Write Cycle Timing Requirements
Parameter
Min
Max
Unit
Timing Requirements
tSADWRL
HOST_ADDR/HOST_CE Setup Before HOST_WR Falling Edge
4
ns
tHADWRH
HOST_ADDR/HOST_CE Hold After HOST_WR Rising Edge
2.5
ns
tWRWL
HOST_WR Pulse Width Low (ACK Mode)
tDRDYWRL + tRDYPRD + tDWRHRDY
ns
HOST_WR Pulse Width Low (INT Mode)
1.5
× t
SCLK + 8.7
ns
tWRWH
HOST_WR Pulse Width High or Time Between HOST_WR Rising Edge
and HOST_RD Falling Edge
2
× t
SCLK
ns
tDWRHRDY
HOST_WR Rising Edge Delay After HOST_ACK Rising Edge (ACK Mode) 0
ns
tHDATWH
HOST_D15–0 Hold After HOST_WR Rising Edge
2.5
ns
tSDATWH
HOST_D15–0 Setup Before HOST_WR Rising Edge
3.5
ns
Switching Characteristics
tDRDYWRL
HOST_ACK Falling Edge After HOST_CE Asserted (ACK Mode)
11.25
ns
tRDYPWR
HOST_ACK Low Pulse-Width for Write Access (ACK Mode)
NM
1
ns
1 NM (not measured)—This parameter is based on tSCLK. It is not measured because the number of SCLK cycles for which HOST_ACK remains low depends on the Host DMA
FIFO status. This is system design dependent.
In Figure 46, HOST_DATA is HOST_D0–D15.
Figure 46. HOSTDP A/C- Host Write Cycle
HOST_WR
HOST_ACK
HOST_DATA
tSADWRL
tHADWRH
tDWRHRDY
tRDYPWR
tDRDYWRL
tSDATWH
HOST_ADDR
HOST_CE
tWRWL
tWRWH
tHDATWH
相關PDF資料 |
PDF描述 |
|---|---|
| ACM36DRKS | CONN EDGECARD 72POS DIP .156 SLD |
| XC2C256-6FTG256C | IC CR-II CPLD 256MCELL 256-FTBGA |
| ABM36DRKS | CONN EDGECARD 72POS DIP .156 SLD |
| TAP685M035SRW | CAP TANT 6.8UF 35V 20% RADIAL |
| VE-B1T-CX-B1 | CONVERTER MOD DC/DC 6.5V 75W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF548BBCZ-5AA | 功能描述:IC DSP 16BIT 533MHZ 400CSBGA 制造商:analog devices inc. 系列:Blackfin? 包裝:托盤 零件狀態(tài):有效 類型:定點 接口:CAN，SPI，SSP，TWI，UART，USB 時鐘速率:533MHz 非易失性存儲器:外部 片載 RAM:260kB 電壓 - I/O:2.50V，3.30V 電壓 - 內核:1.25V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:表面貼裝 封裝/外殼:400-LFBGA，CSPBGA 供應商器件封裝:400-CSPBGA（17x17） 標準包裝:1 |
| ADSP-BF548BBCZ-5X | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-BF548MBBCZ-5M | 功能描述:IC DSP 533MHZ W/DDR 400CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-BF549BBCZ | 制造商:Analog Devices 功能描述: |
| ADSP-BF549BBCZ-ENG | 制造商:Analog Devices 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。