- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19377 > ADSP-21368BBPZ-2A (Analog Devices Inc)IC DSP 32BIT 333MHZ 256-BGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-21368BBPZ-2A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 24/64頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 32BIT 333MHZ 256-BGA |
| 產(chǎn)品培訓模塊： | SHARC Processor Overview |
| 標準包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | DAI，DPI |
| 時鐘速率： | 333MHz |
| 非易失內(nèi)存： | ROM（768 kB） |
| 芯片上RAM： | 256kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA 裸露焊盤 |
| 供應商設(shè)備封裝： | 256-BGA（27x27） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Rev. F
|
Page 30 of 64
|
October 2013
Memory Read
Use these specifications for asynchronous interfacing to memo-
ries. These specifications apply when the processors are the bus
master accessing external memory space in asynchronous access
mode. Note that timing for ACK, DATA, RD, WR, and strobe
timing parameters only apply to asynchronous access mode.
Table 24. Memory Read
Parameter
Min
Max
Unit
Timing Requirements
t
DAD
Address, Selects Delay to Data Valid
1, 2
W + t
SDCLK –5.12
ns
t
DRLD
RD Low to Data Valid
W – 3.2
ns
t
SDS
Data Setup to RD High
2.5
ns
t
HDRH
Data Hold from RD High
3, 4
0ns
t
DAAK
ACK Delay from Address, Selects
1, 5
t
SDCLK – 9.5 + W
ns
t
DSAK
ACK Delay from RD Low
W – 7.0
ns
Switching Characteristics
t
DRHA
Address Selects Hold After RD High
RH + 0.20
ns
t
DARL
Address Selects to RD Low
t
SDCLK – 3.3
ns
t
RW
RD Pulse Width
W – 1.4
ns
t
RWR
RD High to WR, RD Low
HI + t
SDCLK – 0.8
ns
W = (number of wait states specified in AMICTLx register) × tSDCLK.
HI =RHC + IC (RHC = number of read hold cycles specified in AMICTLx register) × tSDCLK.
IC = (number of idle cycles specified in AMICTLx register) × tSDCLK.
H = (number of hold cycles specified in AMICTLx register) × tSDCLK.
1 The falling edge of MSx is referenced.
2 The maximum limit of timing requirement values for tDAD and tDRLD parameters are applicable for the case where AMI_ACK is always high and when the ACK feature is not used.
3 Note that timing for ACK, DATA, RD, WR, and strobe timing parameters only apply to asynchronous access mode.
4 Data hold: User must meet t
HDA or tHDRH in asynchronous access mode. See Test Conditions on Page 51 for the calculation of hold times given capacitive and dc loads.
5 ACK delay/setup: User must meet tDAAK, or tDSAK, for deassertion of ACK (low). For asynchronous assertion of ACK (high), user must meet tDAAK or tDSAK.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HWS300-24 | PWR SUP IND 24V 14A SNG OUTPUT |
| ADSP-21065LKCAZ264 | IC DSP CTLR 32BIT 196CSPBGA |
| TAJY107M006RNJ | CAP TANT 100UF 6.3V 20% 2917 |
| GMM08DRSN-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ABB60DHFD-S578 | EDGECARD 120POS PCI32 .050 SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| adsp-21368kbp-2a | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| ADSP-21368KBP-2AZ | 制造商:Analog Devices 功能描述:DSP 32BIT SHARC 333MHZ 256BGA 制造商:Analog Devices 功能描述:DSP, 32BIT, SHARC, 333MHZ, 256BGA |
| ADSP-21368KBP-ENG | 制造商:Analog Devices 功能描述: |
| ADSP-21368KBPZ-2A | 功能描述:IC DSP 32BIT 333MHZ 256-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21368KBPZ-3A | 功能描述:IC DSP 32BIT 400MHZ 256BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。