參數資料
型號： ADSP-21065L
廠商： ANALOG DEVICES INC
元件分類： 數字信號處理
英文描述： Cap-Free, NMOS, 150mA Low Dropout Regulator with Reverse Current Protection
中文描述： 30 MHz, OTHER DSP, PQFP208
封裝： PLASTIC, QFP-208
文件頁數： 22/44頁
文件大?。?/td> 331K
代理商： ADSP-21065L
REV. B
ADSP-21065L
–22–
Multiprocessor Bus Request and Host Bus Request
Use these specifications for passing of bus mastership between multiprocessing ADSP-21065Ls (
BR
x) or a host processor (
HBR
,
HBG
).
Parameter
Min
Max
Units
Timing Requirements:
t
HBGRCSV
t
SHBRI
t
HHBRI
t
SHBGI
t
HHBGI
t
SBRI
t
HBRI
HBG
Low to
RD
/
WR
/
CS
Valid
1
HBR
Setup Before CLKIN
2
HBR
Hold Before CLKIN
2
HBG
Setup Before CLKIN
HBG
Hold Before CLKIN High
BR
x,
CPA
Setup Before CLKIN
3
BR
x,
CPA
Hold Before CLKIN High
20.0 + 36 DT
ns
ns
ns
ns
ns
ns
ns
12.0 + 12 DT
6.0 + 12 DT
6.0 + 8 DT
1.0 + 8 DT
7.0 + 8 DT
1.0 + 8 DT
Switching Characteristics:
t
DHBGO
t
HHBGO
t
DBRO
t
HBRO
t
DCPAO
t
TRCPA
t
DRDYCS
t
TRDYHG
t
ARDYTR
HBG
Delay After CLKIN
HBG
Hold After CLKIN
BR
x Delay After CLKIN
BR
x Hold After CLKIN
CPA
Low Delay After CLKIN
CPA
Disable After CLKIN
REDY (O/D) or (A/D) Low from
CS
and
HBR
Low
4
REDY (O/D) Disable or REDY (A/D) High from
HBG
4
REDY (A/D) Disable from
CS
or
HBR
High
4
8.0 – 2 DT
ns
ns
ns
ns
ns
ns
ns
ns
ns
1.0 – 2 DT
7.0 – 2 DT
1.0 – 2 DT
11.5 – 2 DT
5.5 – 2 DT
13.0
1.0 – 2 DT
44.0 + 43 DT
10.0
NOTES
1
For first asynchronous access after
HBR
and
CS
asserted, ADDR
23-0
must be a nonMMS value 1/2 t
CK
before
RD
or
WR
goes low or by t
HBGRCSV
after
HBG
goes
low. This is easily accomplished by driving an upper address signal high when
HBG
is asserted. See the Host Processor Control of the ADSP-21065L section of the
ADSP-21065L
SHARC User’s Manual
, Second Edition.
2
Only required for recognition in the current cycle.
3
CPA
assertion must meet the setup to CLKIN; deassertion does not need to meet the setup to CLKIN.
4
(O/D) = open drain, (A/D) = active drive.
相關PDF資料
PDF描述
ADSP-21065LKCA-240 DSP Microcomputer
ADSP-21065LKCA-264 DSP Microcomputer
ADSP-2109KP-80 Low Cost DSP Microcomputers
ADSP-2109LKP-55 Low Cost DSP Microcomputers
ADSP-2104 low cost DSP microcomputers
相關代理商/技術參數
參數描述
ADSP-21065LCCA-240 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21065LCCAZ240 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21065LCS-240 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 60MHz 60MIPS 208-Pin MQFP 制造商:Analog Devices 功能描述:IC MICROCOMPUTER 32-BIT
ADSP-21065LCSZ-240 功能描述:IC DSP CONTROLLER 32BIT 208-MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點 接口:I²C，McASP，McBSP 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，FCBGA 供應商設備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-21065LKCA-240 功能描述:IC DSP CTLR 32BIT 196CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*