參數(shù)資料
型號： ADSP-21062LCS-160
廠商： ANALOG DEVICES INC
元件分類： 數(shù)字信號處理
英文描述： ADSP-2106x SHARC DSP Microcomputer Family
中文描述： 48-BIT, 40 MHz, OTHER DSP, PQFP240
封裝： MS-029GA, MQFP-240
文件頁數(shù)： 18/48頁
文件大?。?/td> 370K
代理商： ADSP-21062LCS-160
–18–
ADSP-21062/ADSP-21062L
REV. C
ADSP-21062
40 MHz
Min
Max
ADSP-21062L
40 MHz
Min
Max
33 MHz
Min
33 MHz
Min
Parameter
Max
Max
Units
Clock Input
Timing Requirements:
t
CK
t
CKL
t
CKH
t
CKRF
CLKIN Period
CLKIN Width Low
CLKIN Width High
CLKIN Rise/Fall (0.4 V–2.0 V)
25
7
5
100
30
7
5
100
25
8.75
5
100
30
8.75
5
100
ns
ns
ns
ns
3
3
3
3
CLKIN
t
CKH
t
CK
t
CKL
Figure 8. Clock Input
ADSP-21062
Min
ADSP-21062L
Min
Parameter
Max
Max
Units
Reset
Timing Requirements:
t
WRST
t
SRST
RESET
Pulsewidth Low
1
RESET
Setup Before CLKIN High
2
4t
CK
14 + DT/2
4t
CK
14 + DT/2
ns
ns
t
CK
t
CK
NOTES
1
Applies after the power-up sequence is complete. At power-up, the processor’s internal phase-locked loop requires no more than 2000 CLKIN cycles while RESET
is low, assuming stable V
DD
and CLKIN (not including start-up time of external clock oscillator).
2
Only required if multiple ADSP-21062s must come out of reset synchronous to CLKIN with program counters (PC) equal (i.e., for a SIMD system). Not required
for multiple ADSP-21062s communicating over the shared bus (through the external port), because the bus arbitration logic synchronizes itself automatically after reset.
CLKIN
RESET
t
WRST
t
SRST
Figure 9. Reset
ADSP-21062
Min
ADSP-21062L
Min
Parameter
Max
Max
Units
Interrupts
Timing Requirements:
t
SIR
t
HIR
t
IPW
IRQ2-0
Setup Before CLKIN High
1
IRQ2-0
Hold Before CLKIN High
1
IRQ2-0
Pulsewidth
2
18 + 3DT/4
18 + 3DT/4
ns
ns
ns
12 + 3DT/4
12 + 3DT/4
2 + t
CK
2 + t
CK
NOTES
1
Only required for
IRQx
recognition in the following cycle.
2
Applies only if t
SIR
and t
HIR
requirements are not met.
CLKIN
IRQ2-0
t
IPW
t
SIR
t
HIR
Figure 10. Interrupts
相關PDF資料
PDF描述
ADSP-21062LAB-160 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21062KB-160 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21062 ADSP-2106x SHARC DSP Microcomputer Family
ADSP-21062L Cap-Free, NMOS, 150mA Low Dropout Regulator with Reverse Current Protection
ADSP-21062LKB-160 ADSP-2106x SHARC DSP Microcomputer Family
相關代理商/技術參數(shù)
參數(shù)描述
ADSP-21062LCSZ-160 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21062LKB-160 功能描述:IC DSP CONTROLLER 2MBIT 225 BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21062LKBZ-160 功能描述:IC DSP CONTROLLER 2MBIT 225 BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21062LKS-133 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 33MHz 33MIPS 240-Pin MQFP 制造商:Rochester Electronics LLC 功能描述:ADSP-21062L 3.3V 33MHZ - Bulk
ADSP-21062LKS-160 功能描述:IC DSP CONTROLLER 2MBIT 240MQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*