- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16826 > AD9956/PCBZ (Analog Devices Inc)BOARD EVAL FOR AD9956 PDF資料下載
參數(shù)資料
| 型號： | AD9956/PCBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 31/32頁 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR AD9956 |
| 產(chǎn)品培訓模塊： | Direct Digital Synthesis Tutorial Series (1 of 7): Introduction Direct Digital Synthesizer Tutorial Series (7 of 7): DDS in Action Direct Digital Synthesis Tutorial Series (3 of 7): Angle to Amplitude Converter Direct Digital Synthesis Tutorial Series (6 of 7): SINC Envelope Correction Direct Digital Synthesis Tutorial Series (4 of 7): Digital-to-Analog Converter Direct Digital Synthesis Tutorial Series (2 of 7): The Accumulator |
| 標準包裝： | 1 |
| 系列： | AgileRF™ |
| 主要目的： | 計時，直接數(shù)字合成（DDS） |
| 已用 IC / 零件： | AD9956 |
| 已供物品： | 板 |
| 相關產(chǎn)品： | AD9956YCPZ-ND - IC SYNTHESIZER 1.8V 48LFCSP AD9956YCPZ-REEL7-ND - IC SYNTHESIZER 1.8V 48LFCSP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁
AD9956
Rev. A | Page 8 of 32
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
TOTAL SYSTEM JITTER AND PHASE NOISE FOR
105.33 MHz ADC CLOCK GENERATION CIRCUIT
See the Loop Measurement Condi-
tions section
Converter Limiting Jitter
0.53
ps rms
Resultant SNR
67
dB
Phase Noise of Fundamental
@ 10 Hz Offset
75
dBc/Hz
@ 100 Hz Offset
87
dBc/Hz
@ 1 kHz Offset
93
dBc/Hz
@ 10 kHz Offset
105
dBc/Hz
@ 100 kHz Offset
145
dBc/Hz
@ ≥1 MHz Offset
152
dBc/Hz
1 The input impedance of the REFCLK input is 1500 . However, in order to provide matching on the clock line, an external 50 load is used.
2 Driving the PLLREF input buffer, the crystal oscillator section of this input stage performs up to only 30 MHz.
3 The charge pump output compliance range is functionally 0.2 V to (CP_VDD 0.2 V). The value listed here is the compliance range for 5% matching.
4 Measured as peak-to-peak from DRV to DRV.
5 For a 4.02 k resistor from DRV_RSET to GND.
6 Assumes a 1 mA load.
7 I/O_UPDATE/PS<2:0> are detected by the AD9956 synchronous to the rising edge of SYNC_CLK. Each latency measurement is from the first SYNC_CLK rising edge
after the I/O_UPDATE/PS<2:0> state change.
相關PDF資料 |
PDF描述 |
|---|---|
| 0210391089 | CABLE JUMPER 1MM .203M 37POS |
| 570-003-744-200 | ASSEMBLY RECEPT 3POS WATERPROOF |
| 362A024-4/42-0 | BOOT MOLDED |
| 570-003-734-100 | ASSEMBLY PLUG 3POS WATERPROOF |
| KSZ8864RMN-EVAL | BOARD EVALUATION FOR KSZ8864RMN |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9956-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9956, 2.7 GHZ DDS-BASED AGILERF SYNTHESIZER - Trays 制造商:Analog Devices 功能描述:EVAL CARD ((NS)) |
| AD9956-VCO/PCBZ | 功能描述:BOARD EVAL 14BIT 1.8V 48LFCSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:AgileRF™ 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9956XCPZ | 制造商:Analog Devices 功能描述:DGTL SYNTHESIZER 48LFCSP EP - Tape and Reel |
| AD9956YCP | 制造商:Analog Devices 功能描述:- Trays |
| AD9956YCPZ | 功能描述:IC SYNTHESIZER 1.8V 48LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 直接數(shù)字合成 (DDS) 系列:- 產(chǎn)品變化通告:Product Discontinuance 27/Oct/2011 標準包裝:2,500 系列:- 分辨率（位）:10 b 主 fclk:25MHz 調(diào)節(jié)字寬（位）:32 b 電源電壓:2.97 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復。