參數資料
| 型號： | AD9558BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 96/104頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK TRANSLATOR 64LFCSP |
| 產品變化通告： | AD9558 Minor Metal Mask Change 17/Apr/2012 |
| 標準包裝： | 1 |
| 類型： | 時鐘/頻率轉換器 |
| PLL： | 是 |
| 主要目的： | 以太網，SONET/SDH，Stratum |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，HSTL，LVDS |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 4:6 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1.25GHz |
| 電源電壓： | 1.71 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
Data Sheet
AD9558
Rev. B | Page 91 of 104
Table 96. IRQ Clearing for History Update, Frequency Limit, and Phase Slew Limit
Address
Bits
Bit Name
Description
0x0A07
[7:5]
Reserved
4
History updated
Clears history updated IRQ
3
Frequency unclamped
Clears frequency unclamped IRQ
2
Frequency clamped
Clears frequency clamped IRQ
1
Phase slew unlimited
Clears phase slew unlimited IRQ
0
Phase slew limited
Clears phase slew limited IRQ
Table 97. IRQ Clearing for Reference Inputs
Address
Bits
Bit Name
Description
0x0A08
7
Reserved
6
REFB validated
Clears REFB validated IRQ
5
REFB fault cleared
Clears REFB fault cleared IRQ
4
REFB fault
Clears REFB fault IRQ
3
Reserved
2
REFA validated
Clears REFA validated IRQ
1
REFA fault cleared
Clears REFA fault cleared IRQ
0
REFA fault
Clears REFA fault IRQ
0x0A09
7
Reserved
6
REFD validated
Clears REFD validated IRQ
5
REFD fault cleared
Clears REFD fault cleared IRQ
4
REFD fault
Clears REFD fault IRQ
3
Reserved
2
REFC validated
Clears REFC validated IRQ
1
REFC fault cleared
Clears REFC fault cleared IRQ
0
REFC fault
Clears REFC fault IRQ
Table 98. Incremental Phase Offset Control
Address
Bits
Bit Name
Description
0x0A0A
[7:3]
Reserved
Reserved.
2
Reset phase offset
Resets the incremental phase offset to zero.
This is an autoclearing bit.
1
Decrement phase offset
Decrements the incremental phase offset by the amount specified in the incremental
phase lock offset step size registers (Register 0x0312 to Register 0x0313).
This is an autoclearing bit.
0
Increment phase offset
Increments the incremental phase offset by the amount specified in the incremental
phase lock offset step size registers (Register 0x0312 to Register 0x0313).
This is an autoclearing bit.
Table 99. Reference Validation Override Controls
Address
Bits
Bit Name
Description
0x0A0B
[7:4]
Reserved
Reserved.
3
Force Timeout D
Setting this autoclearing bit emulates timeout of the validation timer for Reference D
and allows the user to make REFD valid immediately.
2
Force Timeout C
Setting this autoclearing bit emulates timeout of the validation timer for Reference C
and allows the user to make REFC valid immediately.
1
Force Timeout B
Setting this autoclearing bit emulates timeout of the validation timer for Reference B
and allows the user to make REFB valid immediately.
0
Force Timeout A
Setting this autoclearing bit emulates timeout of the validation timer for Reference A
and allows the user to make REFA valid immediately.
0x0A0C
[7:4]
Reserved
Reserved.
3
Ref Mon Override D
Overrides the reference monitor REF FAULT signal for Reference D (default: 0).
2
Ref Mon Override C
Overrides the reference monitor REF FAULT signal for Reference C (default: 0).
1
Ref Mon Override B
Overrides the reference monitor REF FAULT signal for Reference B (default: 0).
0
Ref Mon Override A
Overrides the reference monitor REF FAULT signal for Reference A (default: 0).
相關PDF資料 |
PDF描述 |
|---|---|
| AD9557BCPZ | IC CLOCK TRANSLATOR 40LFCSP |
| V375C36M150BG | CONVERTER MOD DC/DC 36V 150W |
| AD9547BCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| D38999/20MF11JN | CONN RCPT 11POS WALL MNT W/SCKT |
| AD9549ABCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD9558BCPZ-REEL7 | 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| AD9559 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator |
| AD9559/PCBZ | 功能描述:時鐘和定時器開發(fā)工具 Multi-protocol line card dual clock RoHS:否 制造商:Texas Instruments 產品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| AD9559BCPZ | 功能描述:時鐘發(fā)生器及支持產品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| AD9559BCPZ-REEL7 | 功能描述:時鐘發(fā)生器及支持產品 Multi-protocol line card dual clock RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。