參數(shù)資料
型號: AD9557BCPZ-REEL7
廠商: Analog Devices Inc
文件頁數(shù): 90/92頁
文件大?。?/td> 0K
描述: IC CLK XLATR PLL 1250MHZ 40LFCSP
產(chǎn)品變化通告: Minor Mask Change 11/Apr/2012
標準包裝: 750
類型: 時鐘/頻率轉換器
PLL:
主要目的: 以太網(wǎng),SONET/SDH
輸入: CMOS,LVDS,LVPECL
輸出: CMOS,HSTL,LVDS
電路數(shù): 1
比率 - 輸入:輸出: 2:2
差分 - 輸入:輸出: 是/是
頻率 - 最大: 1.25GHz
電源電壓: 1.71 V ~ 3.465 V
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 40-VFQFN 裸露焊盤,CSP
供應商設備封裝: 40-LFCSP-VQ(6x6)
包裝: 帶卷 (TR)
AD9557
Data Sheet
Rev. B | Page 90 of 92
Table 124. Multifunction Pin Output Functions (D7 = 1)
Register Value
Output Function
Equivalent Status Register
0x80
Static Logic 0
None
0x81
Static Logic 1
None
0x82
System clock divided by 32
None
0x83
Watchdog timer output
None
0x84
EEPROM upload in progress
Register 0x0D00, Bit 0
0x85
EEPROM download in progress
Register 0x0D00, Bit 1
0x86
EEPROM fault detected
Register 0x0D00, Bit 2
0x87
SYSCLK PLL lock detected
Register 0x0D01, Bit 0
0x88
SYSCLK PLL stable
Register 0x0D01, Bit 1
0x89
Output PLL locked
Register 0x0D01, Bit 2
0x8A
APLL calibration in process
Register 0x0D01, Bit 3
0x8B
APLL input reference present
Register 0x0D01, Bit 4
0x8C
All PLLs locked
Register 0x0D01, Bit 5
(DPLL phase lock) and (APLL lock) and (sys PLL lock)
0x8D
(DPLL phase lock) and (APLL lock)
Register 0x0D01, Bit 6
0x8E
Reserved
0x8F
Reserved
0x90
DPLL free run
Register 0x0D08, Bit 0
0x91
DPLL active
Register 0x0D08, Bit 1
0x92
DPLL in holdover
Register 0x0D08, Bit 2
0x93
DPLL in reference switchover
Register 0x0D08, Bit 3
0x94
DPLL phase locked
Register 0x0D08, Bit 4
0x95
DPLL frequency locked
Register 0x0D08, Bit 5
0x96
DPLL phase slew limited
Register 0x0D08, Bit 6
0x97
DPLL frequency clamped
Register 0x0D09, Bit 5
0x98
Tuning word history available
Register 0x0D09, Bit 4
0x99
Tuning word history updated
Register 0x0D05, Bit 4
0x9A to 0x9F
Reserved
0xA0
Reference A fault
Register 0x0D0B, Bit 2
0xA1
Reference B fault
Register 0x0D0B, Bit 6
0xA2
Reserved
0xA3
Reserved
0xA4 to Ax2F
Reserved
0xB0
Reference A valid
Register 0x0D0B, Bit 3
0xB1
Reference B valid
Register 0x0D0B, Bit 7
0xB2
Reserved
0xB3
Reserved
0xB4 to 0xBF
Reserved
0xC0
Reference A active
Register 0x0D09, Bit 0
0xC1
Reference B active
Register 0x0D09, Bit 0
0xC2
Reserved
0xC3
Reserved
0xC4 to 0xCF
Reserved
0xD0
Clock distribution sync pulse
Register 0x0D03, Bit 3
0xD1
Soft pin configuration in process
Register 0x0D03, Bit 4
0xD2 to 0xFF
Reserved
相關PDF資料
PDF描述
AD9558BCPZ-REEL7 IC CLK XLATR PLL 1250MHZ 64LFCSP
AD9571ACPZPEC-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9572ACPZLVD-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9573ARUZ-RL7 IC PCI CLCOK GEN 25MHZ 16TSSOP
AD9575ARUZPEC IC PLL CLOCK GEN 25MHZ 16TSSOP
相關代理商/技術參數(shù)
參數(shù)描述
AD9558 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad Input Multiservice Line Card Adaptive
AD9558/PCBZ 功能描述:BOARD EVAL FOR AD9558 RoHS:是 類別:編程器,開發(fā)系統(tǒng) >> 評估演示板和套件 系列:* 標準包裝:1 系列:- 主要目的:電信,線路接口單元(LIU) 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板,電源,線纜,CD 其它名稱:82EBV2081
AD9558BCPZ 功能描述:IC CLOCK TRANSLATOR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器,多路復用器 PLL:是 主要目的:存儲器,RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
AD9558BCPZ-REEL7 功能描述:IC CLK XLATR PLL 1250MHZ 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP (0.240",6.10mm 寬) 供應商設備封裝:64-TSSOP 包裝:管件
AD9559 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator