參數(shù)資料
型號(hào)： AD9548BCPZ-REEL7
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 99/112頁(yè)
文件大?。?/td> 0K
描述： IC CLOCK GEN/SYNCHRONIZR 88LFCSP
產(chǎn)品變化通告： AD9548 Mask Change 20/Oct/2010
標(biāo)準(zhǔn)包裝： 400
類型： 時(shí)鐘/頻率發(fā)生器，同步器
PLL： 是
主要目的： 以太網(wǎng)，SONET/SDH，Stratum
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 1:1
差分 - 輸入:輸出： 是/是
頻率 - 最大： 750kHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 88-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 88-LFCSP-VQ（12x12）
包裝： 帶卷 (TR)
Data Sheet
AD9548
Rev. E | Page 87 of 112
Table 95. R-Divider—Profile 11
Address
Bits
Bit Name
Description
0x0650
[7:0]
R
R, Bits[7:0]
0x0651
[7:0]
R, Bits[15:8]
0x0652
[7:0]
R, Bits[23:16]
0x0653
[7:6]
Unused
[5:0]
R
R, Bits[29:24]
1
The value stored in the R-divider register yields an actual divide ratio of one more than the programmed value.
Table 96. S-Divider—Profile 11
Address
Bits
Bit Name
Description
0x0654
[7:0]
S
S, Bits[7:0]
0x0655
[7:0]
S, Bits[15:8]
0x0656
[7:0]
S, Bits[23:16]
0x0657
[7:6]
Unused
[5:0]
S
S, Bits[29:24]
1
The value stored in the S-divider register yields an actual divide ratio of one more than the programmed value. Furthermore, the value of S must be at least 7.
Table 97. Fractional Feedback Divider—Profile 1
Address
Bits
Bit Name
Description
0x0658
[7:0]
V
V, Bits[7:0]
0x0659
[7:4]
U
U, Bits[3:0]
[3:2]
Unused
[1:0]
V
V, Bits[9:8]
0x065A
[7:6]
Unused
[5:0]
U
U, Bits[9:4]
Table 98. Lock Detectors—Profile 1
Address
Bits
Bit Name
Description
0x065B
[7:0]
Phase lock threshold
(units determined by
Register 0x0632[7])
Phase lock threshold, Bits[7:0]
0x065C
[7:0]
Phase lock threshold, Bits[15:8]
0x065D
[7:0]
Phase lock fill rate
Phase lock fill rate, Bits[7:0]
0x065E
[7:0]
Phase lock drain rate
Phase lock drain rate, Bits[7:0]
0x065F
[7:0]
Frequency lock
threshold
(in picoseconds)
Frequency lock threshold, Bits[7:0]
0x0660
[7:0]
Frequency lock threshold, Bits[15:8]
0x0661
[7:0]
Frequency lock threshold, Bits[23:16]
0x0662
[7:0]
Frequency lock fill rate
Frequency lock fill rate, Bits[7:0]
0x0663
[7:0]
Frequency lock drain
rate
Frequency lock drain rate, Bits[7:0]
0x0664 to
0x067F
[7:0]
Unused
相關(guān)PDF資料
PDF描述
AD9549ABCPZ-REEL7 IC CLOCK GEN/SYNCHRONIZR 64LFCSP
AD9550BCPZ-REEL7 IC INTEGER-N TRANSLATOR 32-LFCSP
AD9551BCPZ IC CLOCK GEN MULTISERV 40-LFCSP
AD9552BCPZ-REEL7 IC PLL CLOCK GEN LP 32LFCSP
AD9553BCPZ-REEL7 IC INTEGER-N CLCK GEN 32LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9548XCPZ 制造商:Analog Devices 功能描述:
AD9549 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer
AD9549/PCBZ 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk
AD9549A/PCBZ 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
AD9549ABCPZ 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:時(shí)鐘/頻率發(fā)生器，多路復(fù)用器 PLL:是 主要目的:存儲(chǔ)器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無(wú)/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*