TIMING SPECIFICATIONS1(V DD
參數(shù)資料
型號(hào)： AD7866BRUZ-REEL
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 19/24頁(yè)
文件大小： 0K
描述： IC ADC 12BIT 2CHAN DUAL 20TSSOP
標(biāo)準(zhǔn)包裝： 2,500
位數(shù)： 12
采樣率（每秒）： 1M
數(shù)據(jù)接口： DSP，MICROWIRE?，QSPI?，串行，SPI?
轉(zhuǎn)換器數(shù)目： 2
功率耗散（最大）： 24mW
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 125°C
安裝類型： 表面貼裝
封裝/外殼： 20-TSSOP（0.173"，4.40mm 寬）
供應(yīng)商設(shè)備封裝： 20-TSSOP
包裝： 帶卷 (TR)
輸入數(shù)目和類型： 4 個(gè)單端，單極
配用： EVAL-AD7866CBZ-ND - BOARD EVALUATION AD7866
REV. A
–4–
AD7866
TIMING SPECIFICATIONS1(V
DD = 2.7 V to 5.25 V, VDRIVE = 2.7 V to 5.25 V, VREF = 2.5 V; TA = TMIN to TMAX, unless otherwise noted.)
Limit at
Parameter
TMIN, TMAX
Unit
Description
fSCLK
2
10
kHz min
20
MHz max
tCONVERT
16
tSCLK
ns max
tSCLK = 1/fSCLK
800
ns max
fSCLK = 20 MHz
tQUIET
50
ns max
Minimum Time between End of Serial Read and Next Falling Edge of
CS
t2
10
ns min
CS to SCLK Setup Time
t3
3
25
ns max
Delay from
CS until D
OUTA and DOUTB Three-State Disabled
t4
3
40
ns max
Data Access Time after SCLK Falling Edge. VDRIVE
3 V, CL = 50 pF;
VDRIVE < 3 V, CL = 25 pF
t5
0.4 tSCLK
ns min
SCLK Low Pulsewidth
t6
0.4 tSCLK
ns min
SCLK High Pulsewidth
t7
10
ns min
SCLK to Data Valid Hold Time
t8
4
25
ns max
CS Rising Edge to D
OUTA, DOUTB, High Impedance
t9
4
10
ns min
SCLK Falling Edge to DOUTA, DOUTB, High Impedance
50
ns max
SCLK Falling Edge to DOUTA, DOUTB, High Impedance
NOTES
1Sample tested at 25
°C to ensure compliance. All input signals are specified with t
R = tF = 5 ns (10% to 90% of VDRIVE) and timed from a voltage level of 1.6 V.
2Mark/Space ratio for the CLK input is 40/60 to 60/40.
3Measured with the load circuit of Figure 1 and defined as the time required for the output to cross 0.8 V or 2.0 V.
4t
8, t9 are derived from the measured time taken by the data outputs to change 0.5 V when loaded with the circuit of Figure 1. The measured number is then extrapo-
lated back to remove the effects of charging or discharging the 50 pF capacitor. This means that the times t8 and t9 quoted in the timing characteristics are the true
bus relinquish times of the part and are independent of the bus loading.
Specifications subject to change without notice.
1.6V
200 AIOL
200 A
IOH
CL
50pF
TO
OUTPUT
PIN
Figure 1. Load Circuit for Digital Output Timing Specifications
相關(guān)PDF資料
PDF描述
VE-22N-MX-F1 CONVERTER MOD DC/DC 18.5V 75W
VI-B6P-MY CONVERTER MOD DC/DC 13.8V 50W
AD7895ARZ-2 IC ADC 12BIT SRL 5V 8SOIC
AD7898ARZ-10 IC ADC 12BIT SRL HS 5V 8-SOIC
VE-22M-MX-F4 CONVERTER MOD DC/DC 10V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD7866BRUZ-REEL7 功能描述:IC ADC 12BIT 2CHAN DUAL 20TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):16 采樣率（每秒）:45k 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:315mW 電壓電源:模擬和數(shù)字 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC W 包裝:帶卷 (TR) 輸入數(shù)目和類型:2 個(gè)單端，單極
AD7868 制造商:AD 制造商全稱:Analog Devices 功能描述:LC2MOS Complete, 12-Bit Analog I/O System
AD7868AN 功能描述:IC I/O PORT 12BIT ANLG 24-DIP RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤(pán)（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2
AD7868ANZ 功能描述:IC I/O PORT 12BIT ANLG 24-DIP RoHS:是 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA，便攜式音頻/視頻，智能電話 接口:I²C，2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤(pán)（4x4） 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2
AD7868AQ 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*