VCC = 2.7 V to 5.5" />
參數(shù)資料
型號(hào)： AD5379ABCZ
廠商： Analog Devices Inc
文件頁數(shù)： 27/29頁
文件大?。?/td> 0K
描述： IC DAC 14BIT 40CHAN 108CSPBGA
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
標(biāo)準(zhǔn)包裝： 1
設(shè)置時(shí)間： 20µs
位數(shù)： 14
數(shù)據(jù)接口： 串行，并聯(lián)
轉(zhuǎn)換器數(shù)目： 40
電壓電源： 模擬和數(shù)字，雙 ±
功率耗散（最大）： 850mW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 108-BGA，CSPBGA
供應(yīng)商設(shè)備封裝： 108-CSPBGA（13x13）
包裝： 托盤
輸出數(shù)目和類型： 40 電壓，雙極
采樣率（每秒）： 50k
配用： EVAL-AD5379EBZ-ND - BOARD EVALUATION FOR AD5379
AD5379
Rev. B | Page 6 of 28
TIMING CHARACTERISTICS
SERIAL INTERFACE
VCC = 2.7 V to 5.5 V; VDD = 11.4 V to 16.5 V; VSS = 11.4 V to 16.5 V; VREF(+) = 5 V; VREF() = 3.5 V; AGND = DGND = REFGND = 0 V;
VBIAS = 5 V, FIFOEN = 0 V; all specifications TMIN to TMAX, unless otherwise noted.
Table 4.
Parameter1, 2, 3
Limit at TMIN, TMAX
Unit
Description
t1
20
ns min
SCLK cycle time.
t2
8
ns min
SCLK high time.
t3
8
ns min
SCLK low time.
t4
10
ns min
SYNC falling edge to SCLK falling edge setup time.
15
ns min
24th SCLK falling edge to SYNC falling edge.
25
ns min
Minimum SYNC low time.
t7
10
ns min
Minimum SYNC high time.
t8
5
ns min
Data setup time.
t9
4.5
ns min
Data hold time.
30
ns max
24th SCLK falling edge to BUSY falling edge.
t11
330
ns max
BUSY pulse width low (single-channel update). See
.
t124
20
ns min
24th SCLK falling edge to LDAC falling edge.
t13
20
ns min
LDAC pulse width low.
t14
150
ns typ
BUSY rising edge to DAC output response time.
t15
0
ns min
BUSY rising edge to LDAC falling edge.
t16
100
ns min
LDAC falling edge to DAC output response time.
t17
20/30
μs typ/max
DAC output settling time.
t18
10
ns min
CLR pulse width low.
t19
350
ns max
CLR/RESET pulse activation time.
25
ns max
SCLK rising edge to sdo valid.
5
ns min
SCLK falling edge to SYNC rising edge.
5
ns min
SYNC rising edge to SCLK rising edge.
20
ns min
SYNC rising edge to LDAC falling edge.
30
ns min
SYNC rising edge to BUSY falling edge.
t25
10
ns min
RESET pulse width low.
t26
120
μs max
RESET time indicated by BUSY low.
1 Guaranteed by design and characterization, not production tested.
2 All input signals are specified with tr = tf = 2 ns (10% to 90% of VCC), and timed from a voltage level of 1.2 V.
4 Standalone mode only.
5 This is measured with the load circuit shown in Figure 2.
6 This is measured with the load circuit shown in Figure 3.
7 Daisy-chain mode only.
TO
OUTPUT
PIN
VCC
VOL
CL
50pF
RL
2.2k
Ω
03165-002
Figure 2. Load Circuit for BUSY Timing Diagram
2
VOH(min) + VOL(max)
200
μA
200
μA
IOL
IOH
CL
50pF
TO
OUTPUT
PIN
03165-003
Figure 3. Load Circuit for SDO Timing Diagram
(Serial Interface, Daisy-Chain Mode)
相關(guān)PDF資料
PDF描述
AD664JN-UNI IC DAC 12BIT QUAD UNIPOL 28-DIP
AD664JN-BIP IC DAC 12BIT QUAD BIPOLAR 28-DIP
AD5371BBCZ IC DAC 14BIT 40CH SER 100-CSPBGA
ADDAC80-CCD-V IC DAC 12BIT LOW COST 24-CDIP
AD5532ABC-3 IC DAC 14BIT 32CH 74-CSPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD537JCHIPS 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Voltage-to-Frequency Converter
AD537JD 功能描述:IC V/F CONV 14-CDIP RoHS:否 類別:集成電路 (IC) >> PMIC - V/F 和 F/V 轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:頻率至電壓 頻率 - 最大:10kHz 全量程:- 線性:±0.3% 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:8-SOIC 包裝:Digi-Reel® 其它名稱:LM2917MX-8/NOPBDKR
AD537JH 功能描述:IC V/F CONV TO-100-10 RoHS:否 類別:集成電路 (IC) >> PMIC - V/F 和 F/V 轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 類型:頻率至電壓 頻率 - 最大:10kHz 全量程:- 線性:±0.3% 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:8-SOIC 包裝:Digi-Reel® 其它名稱:LM2917MX-8/NOPBDKR
AD537JH 制造商:Analog Devices 功能描述:SEMICONDUCTORS LINEAR 制造商:Analog Devices 功能描述:V/F CONVERTER 150KHZ 0.15%
AD537JH 制造商:Analog Devices 功能描述:IC, V/F CONVERTER, 150KHZ, 0.15%, TO-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*