Table 2-36 A54SX72A Timing Characteristics (Worst-Case Commercial Conditions V
參數(shù)資料
型號(hào)： A54SX08A-1TQG144I
廠商： Microsemi SoC
文件頁(yè)數(shù)： 70/108頁(yè)
文件大小： 0K
描述： IC FPGA SX 12K GATES 144-TQFP
標(biāo)準(zhǔn)包裝： 60
系列： SX-A
LAB/CLB數(shù)： 768
輸入/輸出數(shù)： 113
門(mén)數(shù)： 12000
電源電壓： 2.25 V ~ 5.25 V
安裝類(lèi)型： 表面貼裝
工作溫度： -40°C ~ 85°C
封裝/外殼： 144-LQFP
供應(yīng)商設(shè)備封裝： 144-TQFP（20x20）
SX-A Family FPGAs
2- 44
v5.3
Table 2-36 A54SX72A Timing Characteristics
(Worst-Case Commercial Conditions VCCA = 2.25 V, VCCI = 2.25 V, TJ = 70°C)
Parameter
Description
–3 Speed*
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Dedicated (Hardwired) Array Clock Networks
tHCKH
Input Low to High
(Pad to R-cell Input)
1.6
1.9
2.1
2.5
3.8
ns
tHCKL
Input High to Low
(Pad to R-cell Input)
1.6
1.9
2.1
2.5
3.8
ns
tHPWH
Minimum Pulse Width High
1.5
1.7
2.0
2.3
3.2
ns
tHPWL
Minimum Pulse Width Low
1.5
1.7
2.0
2.3
3.2
ns
tHCKSW
Maximum Skew
1.4
1.6
1.8
2.1
3.3
ns
tHP
Minimum Period
3.0
3.4
4.0
4.6
6.4
ns
fHMAX
Maximum Frequency
333
294
250
217
156
MHz
Routed Array Clock Networks
tRCKH
Input Low to High (Light Load)
(Pad to R-cell Input)
2.3
2.6
2.9
3.4
4.8
ns
tRCKL
Input High to Low (Light Load)
(Pad to R-cell Input)
2.8
3.2
3.7
4.3
6.0
ns
tRCKH
Input Low to High (50% Load)
(Pad to R-cell Input)
2.4
2.8
3.2
3.7
5.2
ns
tRCKL
Input High to Low (50% Load)
(Pad to R-cell Input)
2.9
3.3
3.8
4.5
6.2
ns
tRCKH
Input Low to High (100% Load)
(Pad to R-cell Input)
2.6
3.0
3.4
4.0
5.6
ns
tRCKL
Input High to Low (100% Load)
(Pad to R-cell Input)
3.1
3.6
4.0
4.7
6.6
ns
tRPWH
Minimum Pulse Width High
1.5
1.7
2.0
2.3
3.2
ns
tRPWL
Minimum Pulse Width Low
1.5
1.7
2.0
2.3
3.2
ns
tRCKSW
Maximum Skew (Light Load)
1.9
2.2
2.5
3.0
4.1
ns
tRCKSW
Maximum Skew (50% Load)
1.8
2.1
2.4
2.8
3.9
ns
tRCKSW
Maximum Skew (100% Load)
1.8
2.1
2.4
2.8
3.9
ns
Quadrant Array Clock Networks
tQCKH
Input Low to High (Light Load)
(Pad to R-cell Input)
2.6
3.0
3.4
4.0
5.6
ns
tQCHKL
Input High to Low (Light Load)
(Pad to R-cell Input)
2.6
3.0
3.3
3.9
5.5
ns
tQCKH
Input Low to High (50% Load)
(Pad to R-cell Input)
2.8
3.2
3.6
4.3
6.0
ns
tQCHKL
Input High to Low (50% Load)
(Pad to R-cell Input)
2.8
3.2
3.6
4.2
5.9
ns
Note: *All –3 speed grades have been discontinued.
相關(guān)PDF資料
PDF描述
ACM44DSES-S243 CONN EDGECARD 88POS .156 EYELET
A54SX08A-2TQG144 IC FPGA SX 12K GATES 144-TQFP
A54SX08A-1TQ144I IC FPGA SX 12K GATES 144-TQFP
APA150-TQ100A IC FPGA PROASIC+ 150K 100-TQFP
ABM44DSES-S243 CONN EDGECARD 88POS .156 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX08A-1TQG208 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:SX-A Family FPGAs
A54SX08A-1TQG208A 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:SX-A Family FPGAs
A54SX08A-1TQG208B 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:SX-A Family FPGAs
A54SX08A-1TQG208I 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:SX-A Family FPGAs
A54SX08A-1TQG208M 制造商:ACTEL 制造商全稱(chēng):Actel Corporation 功能描述:SX-A Family FPGAs
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*