參數(shù)資料
型號: A3PN125-VQG100I
元件分類: FPGA
英文描述: FPGA, 3072 CLBS, 125000 GATES, PQFP100
封裝: 14 X 14 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, ROHS COMPLIANT, VQFP-100
文件頁數(shù): 88/106頁
文件大?。?/td> 3324K
代理商: A3PN125-VQG100I
ProASIC3 nano DC and Switching Characteristics
2- 68
R e visio n 8
Timing Characteristics
Table 2-76 FIFO
Worst Commercial-Case Conditions: TJ = 70°C, VCC = 1.425 V
Parameter
Description
–2
–1
Std.
Units
tENS
REN_B, WEN_B Setup Time
1.38
1.57
1.84
ns
tENH
REN_B, WEN_B Hold Time
0.02
ns
tBKS
BLK_B Setup Time
0.22
0.25
0.30
ns
tBKH
BLK_B Hold Time
0.00
ns
tDS
Input Data (DI) Setup Time
0.18
0.21
0.25
ns
tDH
Input Data (DI) Hold Time
0.00
ns
tCKQ1
Clock HIGH to New Data Valid on DO (flow-through)
2.36
2.68
3.15
ns
tCKQ2
Clock HIGH to New Data Valid on DO (pipelined)
0.89
1.02
1.20
ns
tRCKEF
RCLK HIGH to Empty Flag Valid
1.72
1.96
2.30
ns
tWCKFF
WCLK HIGH to Full Flag Valid
1.63
1.86
2.18
ns
tCKAF
Clock HIGH to Almost Empty/Full Flag Valid
6.19
7.05
8.29
ns
tRSTFG
RESET_B LOW to Empty/Full Flag Valid
1.69
1.93
2.27
ns
tRSTAF
RESET_B LOW to Almost Empty/Full Flag Valid
6.13
6.98
8.20
ns
tRSTBQ
RESET_B LOW to Data Out LOW on DO (flow-through)
0.92
1.05
1.23
ns
RESET_B LOW to Data Out LOW on DO (pipelined)
0.92
1.05
1.23
ns
tREMRSTB
RESET_B Removal
0.29
0.33
0.38
ns
tRECRSTB
RESET_B Recovery
1.50
1.71
2.01
ns
tMPWRSTB
RESET_B Minimum Pulse Width
0.21
0.24
0.29
ns
tCYC
Clock Cycle Time
3.23
3.68
4.32
ns
FMAX
Maximum Frequency for FIFO
310
272
231
MHz
Note:
For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-5 for derating values.
相關PDF資料
PDF描述
A3PN125-VQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z1VQ100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z1VQ100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z1VQG100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z1VQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
相關代理商/技術參數(shù)
參數(shù)描述
A3PN125-Z1VQ100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-Z1VQ100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-Z1VQG100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-Z1VQG100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-Z2VQ100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)