- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4465 > A1010B-PQ100I (Microsemi SoC)IC FPGA 1200 GATES 100-PQFP IND PDF資料下載
參數(shù)資料
| 型號： | A1010B-PQ100I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 50/98頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1200 GATES 100-PQFP IND |
| 標準包裝： | 66 |
| 系列： | ACT™ 1 |
| LAB/CLB數(shù)： | 295 |
| 輸入/輸出數(shù)： | 57 |
| 門數(shù)： | 1200 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-BQFP |
| 供應(yīng)商設(shè)備封裝： | 100-PQFP（14x20） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
54
A3 22 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wor s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
tINPY
Input Data Pad to Y
1.9
2.6
ns
tINGO
Input Latch Gate-to-Output
4.6
6.0
ns
tINH
Input Latch Hold
0.0
ns
tINSU
Input Latch Setup
0.7
0.9
ns
tILA
Latch Active Pulse Width
6.1
8.1
ns
Input Module Predicted Routing Delays1
tIRD1
FO=1 Routing Delay
2.6
3.5
ns
tIRD2
FO=2 Routing Delay
3.4
4.6
ns
tIRD3
FO=3 Routing Delay
4.6
6.1
ns
tIRD4
FO=4 Routing Delay
5.4
7.2
ns
tIRD5
FO=8 Routing Delay
7.0
9.3
ns
Global Clock Network
tCKH
Input Low to High
FO=32
FO=635
7.3
8.5
9.8
11.3
ns
tCKL
Input High to Low
FO=32
FO=635
7.2
9.3
9.6
12.5
ns
tPWH
Minimum Pulse Width High
FO=32
FO=635
3.2
3.9
4.3
5.2
ns
tPWL
Minimum Pulse Width Low
FO=32
FO=635
3.2
3.9
4.3
5.2
ns
tCKSW
Maximum Skew
FO=32
FO=635
1.8
2.4
ns
tSUEXT
Input Latch External Setup
FO=32
FO=635
0.0
ns
tHEXT
Input Latch External Hold
FO=32
FO=635
3.0
3.8
4.0
5.1
ns
tP
Minimum Period (1/fmax)
FO=32
FO=635
5.8
6.8
7.7
9.1
ns
fHMAX
Maximum Datapath Frequency
FO=32
FO=635
172
147
130
110
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment. Optimization techniques may further reduce
delays by 0 to 4 ns.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A1010B-PQG100I | IC FPGA 1200 GATES 100-PQFP IND |
| A42MX09-3VQ100 | IC FPGA MX SGL CHIP 14K 100VQFP |
| A42MX09-3VQG100 | IC FPGA MX SGL CHIP 14K 100VQFP |
| A3P600L-FG484I | IC FPGA 1KB FLASH 600K 484-FBGA |
| A3P600L-FGG484I | IC FPGA 1KB FLASH 600K 484-FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A1010B-PQG100C | 功能描述:IC FPGA 1200 GATES 100-PQFP COM RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A1010B-PQG100I | 功能描述:IC FPGA 1200 GATES 100-PQFP IND RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| A1010BSTDCQ84B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| A1010BSTDCQ84C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| A1010BSTDCQ84E | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。