參數(shù)資料
型號: 74LV107PWDH
廠商: NXP SEMICONDUCTORS
元件分類: 通用總線功能
英文描述: CLP SINE
中文描述: LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14
封裝: 4.40 MM, PLASTIC, MO-153, SOT-402-1, TSSOP1-14
文件頁數(shù): 9/12頁
文件大?。?/td> 121K
代理商: 74LV107PWDH
Philips Semiconductors
Product specification
74LV107
Dual JK flip-flop with reset; negative-edge trigger
1998 Apr 20
9
SO14:
plastic small outline package; 14 leads; body width 3.9 mm
SOT108-1
相關(guān)PDF資料
PDF描述
74LV109 Dual JK flip-flop with set and reset; positive-edge trigger
74LV109D CMOS
74LV109DB Dual JK flip-flop with set and reset; positive-edge trigger
74LV109N CMOS/TTL Compatible
74LV109PW Dual JK flip-flop with set and reset; positive-edge trigger
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LV107PW-T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop
74LV109 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger
74LV109D 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger
74LV109DB 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with set and reset; positive-edge trigger
74LV109DB-T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop