型號: | 74LV107DB |
廠商: | NXP SEMICONDUCTORS |
元件分類: | 通用總線功能 |
英文描述: | CMOS |
中文描述: | LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14 |
封裝: | 5.30 MM, PLASTIC, MO-150AB, SOT-337-1, SSOP2-14 |
文件頁數(shù): | 8/12頁 |
文件大小: | 121K |
代理商: | 74LV107DB |
相關(guān)PDF資料 |
PDF描述 |
---|---|
74LV107N | Dual JK flip-flop with reset; negative-edge trigger |
74LV107PW | CLP SINE |
74LV107PWDH | CLP SINE |
74LV109 | Dual JK flip-flop with set and reset; positive-edge trigger |
74LV109D | CMOS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
---|---|
74LV107DB-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
74LV107D-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
74LV107N | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
74LV107PW | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
74LV107PWDH | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |