- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360484 > 74LV107D (NXP SEMICONDUCTORS) CMOS/TTL Compatible PDF資料下載
參數(shù)資料
| 型號： | 74LV107D |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 通用總線功能 |
| 英文描述： | CMOS/TTL Compatible |
| 中文描述： | LV/LV-A/LVX/H SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14 |
| 封裝： | 3.90 MM, PLASTIC, MS-012AB, SOT-108-1, SO-14 |
| 文件頁數(shù)： | 3/12頁 |
| 文件大?。?/td> | 121K |
| 代理商： | 74LV107D |
Philips Semiconductors
Product specification
74LV107
Dual JK flip-flop with reset; negative-edge trigger
1998 Apr 20
3
LOGIC SYMBOL
SV00498
8
2J
1
1J
J
11
2K
4
1K
K
FF
9
12 1CP
2CP
CP
Q
2
1Q
6
2Q
Q
3
1Q
5
2Q
10
13
R
1R
2R
LOGIC SYMBOL (IEEE/IEC)
SV00499
1
8
1J
2J
1K
2K
1R
2R
C1
C1
3
5
2
6
12
9
4
11
13
10
FUNCTIONAL DIAGRAM
SV00500
1
8
1J
2J
J
J
4
11
13
10
1K
2K
K
K
FF1
FF2
12
9
1CP
2CP
CP
CP
Q
Q
2
6
1Q
2Q
Q
Q
3
5
1Q
2Q
R
R
1R
2R
LOGIC DIAGRAM
SV00501
C
C
C
C
C
C
C
C
CP
R
J
K
Q
Q
C
C
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74LV107DB | CMOS |
| 74LV107N | Dual JK flip-flop with reset; negative-edge trigger |
| 74LV107PW | CLP SINE |
| 74LV107PWDH | CLP SINE |
| 74LV109 | Dual JK flip-flop with set and reset; positive-edge trigger |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74LV107DB | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
| 74LV107DB-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
| 74LV107D-T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:J-K-Type Flip-Flop |
| 74LV107N | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
| 74LV107PW | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Dual JK flip-flop with reset; negative-edge trigger |
發(fā)布緊急采購，3分鐘左右您將得到回復。