- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1887 > 668-0003-C (Rabbit Semiconductor)IC CPU RABBIT2000 30MHZ 100PQFP PDF資料下載
參數(shù)資料
| 型號： | 668-0003-C |
| 廠商： | Rabbit Semiconductor |
| 文件頁數(shù)： | 3/228頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPU RABBIT2000 30MHZ 100PQFP |
| 標(biāo)準(zhǔn)包裝： | 100 |
| 系列： | Rabbit 2000 |
| 處理器類型： | Rabbit 2000 8-位 |
| 速度： | 30MHz |
| 電壓： | 2.7V，3V，3.3V，5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-BQFP |
| 供應(yīng)商設(shè)備封裝： | 100-PQFP（14x20） |
| 包裝： | 托盤 |
| 其它名稱： | 316-1004 668-0003 |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
94
Rabbit 2000 Microprocessor User’s Manual
8.3 Memory Control Unit Registers
The Memory Bank Control Registers manage the physical memory space for the Rabbit
2000. There are four memory banks, where each bank is selected by the two most signifi-
cant bits of the 20-bit physical memory address. Each memory bank can be programmed to
have zero, one, two, or four wait states added automatically, and writes can be disabled or
enabled for each bank. The Rabbit 2000 chip has three memory chip selects, two memory
output enables, and two memory write enables. Any of these signals can be selected for
any memory bank. The final option available for each memory bank is to invert either or
both of the two most significant address bits while accessing a memory bank. This allows
each bank to contain four 256K byte pages, only one of which is available at a time.
In revisions A–C of the Rabbit 2000 chip, the reset state of the MB0CR register is set to
inhibit /WE0. See Section B.2.6 for more information.
8.3.1 Memory Bank Control Registers
Table 8-3 describes the operation of the four memory bank control registers. The registers
are write-only. Each register controls one quadrant in the 1M address space.
Bits 7,6—The number of wait states used in access to this quadrant. Without wait
states, read requires 2 clocks and write requires 3 clocks. The wait state adds to these
numbers. Wait states should only be used for memory data accesses (RAM or data
flash), not for memory from which instructions are executed (code memory).
Bits 5, 4—These bits allow the upper address lines to be inverted. This inversion occurs
after the logic that selects the bank register, so setting these lines has no effect on which
bank register is used. The inversion may be used to install a 1M memory chip in the
space normally allocated to a 256K chip. The larger memory can then be accessed as 4
pages of 256K each. There is no effect outside the quadrant that the memory bank con-
trol register is controlling.
Bit 3—Inhibits the write pulse to memory accessed in this quadrant. Useful for protect-
ing flash memory from an inadvertent write pulse, which will not actually write to the
flash because it is protected by lock codes, but will temporarily disable the flash mem-
ory and crash the system if the memory is used for code.
Bit 2—Selects which set of the two lines /OEx and /WEx will be driven for memory
accesses in this quadrant.
Bits 1,0—Determines which of the three chip select lines will be driven for memory
accesses to this quadrant.
All bits of the control register are initialized to zero on reset.
Table 8-3. Memory Bank Control Register x (MBxCR = 0x14+x)
Bits 7,6
Bit 5
Bit 4
Bit 3
Bit 2
Bits 1,0
00—4 wait states
01—2 wait states
10—1 wait states
11—0 wait states
1—Invert
address
A19
1—Invert
address
A18
1—Write-
protect memory
this quadrant
0—use /OE0, /WE0
1—use /OE1, /WE1
00—use /CS0
01—use /CS1
1x—use /CS2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 668-0011 | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 6680005578829 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008268807 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-00-882-0965 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008912796 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680009296667 | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。