- 您現在的位置：買賣IC網 > PDF目錄1978 > 5P49EE502NDGI (IDT, Integrated Device Technology Inc)IC CLOCK GENERATOR 20QFN PDF資料下載
參數資料
| 型號： | 5P49EE502NDGI |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數： | 24/26頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GENERATOR 20QFN |
| 標準包裝： | 100 |
| 系列： | VersaClock™ |
| 類型： | 時鐘發(fā)生器 |
| PLL： | 帶旁路 |
| 輸入： | LVTTL，晶體 |
| 輸出： | LVCMOS，LVTTL |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 1:5 |
| 差分 - 輸入:輸出： | 無/無 |
| 頻率 - 最大： | 120MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-VFQFN 裸露焊盤 |
| 供應商設備封裝： | 20-VFQFPN（3x3） |
| 包裝： | 管件 |
| 其它名稱： | 800-2522 |
IDT5P49EE502
VERSACLOCK LOW POWER CLOCK GENERATOR
EEPROM CLOCK GENERATOR
IDT VERSACLOCK LOW POWER CLOCK GENERATOR
7
IDT5P49EE502
REV L 072512
VSYNC, HSYNC, DOT_CLK – Modulation Rate Relationship
LOOP FILTER
The loop filter for each PLL can be programmed to optimize
the jitter performance. The low-pass frequency response of
the PLL is the mechanism that dictates the jitter transfer
characteristics. The loop bandwidth can be extracted from
the jitter transfer. A narrow loop bandwidth is good for jitter
attenuation while a wide loop bandwidth is best for low jitter
generation. The specific loop filter components that can be
programmed are the resistor via the RZ[4:0] bits, zero
capacitor via the CZ[2:0] bits, pole capacitor via the CP[1:0]
bits, and the charge pump current via the IP#[2:0] bits.
The following equations govern how the loop filter is set:
Zero capacitor (Cz) = 280pF
Pole capacitor (Cp) = 30pF
Charge pump (Ip) = IP#[2:0] uA
VCO gain (KVCO) = 350MHz/V * 2
π
Integer multiple of HSYNC periods
VSYNC
HSYNC
DOT_CLK
Modulation
Rate
X/2
X
X/2
X
X = Number of cycles of DOT_CLK per HSYNC period.
X/2 = Number of cycles of DOT_CLK that the modulation edge rises/falls.
相關PDF資料 |
PDF描述 |
|---|---|
| 5P49EE802NDGI | IC CLOCK GENERATOR 28QFN |
| 73M1903-IVTR/F | IC MODEM AFE V.22BIS 20-TSSOP |
| 73M1903C-IMR/F | IC MODEM AFE MULTIREGIONAL 32QFN |
| 83336-22 | IC PLL INTEGER-N 3GHZ 44CQFJ |
| 8N3Q001EG-105LCDI8 | IC CLCK OSC QUAD FREQUENCY 5X7 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 5P49EE502NDGI8 | 功能描述:時鐘發(fā)生器及支持產品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| 5P49EE515NDGI | 功能描述:IC CLOCK GENERATOR 20QFN 制造商:idt, integrated device technology inc 系列:VersaClock? 包裝:管件 零件狀態(tài):有效 類型:* PLL:無 輸入:晶體 輸出:LVCMOS，LVTTL 電路數:1 比率 - 輸入:輸出:1：5 差分 - 輸入:輸出:無/無 頻率 - 最大值:120MHz 分頻器/倍頻器:是/無 電壓 - 電源:1.71 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-VFQFN 裸露焊盤 供應商器件封裝:20-QFN（3x3） 標準包裝:100 |
| 5P49EE515NDGI8 | 功能描述:IC CLOCK GENERATOR 20QFN 制造商:idt, integrated device technology inc 系列:VersaClock? 包裝:帶卷（TR） 零件狀態(tài):有效 類型:* PLL:無 輸入:晶體 輸出:LVCMOS，LVTTL 電路數:1 比率 - 輸入:輸出:1：5 差分 - 輸入:輸出:無/無 頻率 - 最大值:120MHz 分頻器/倍頻器:是/無 電壓 - 電源:1.71 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-VFQFN 裸露焊盤 供應商器件封裝:20-QFN（3x3） 標準包裝:2,500 |
| 5P49EE601NLGI | 功能描述:時鐘發(fā)生器及支持產品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| 5P49EE601NLGI8 | 功能描述:時鐘發(fā)生器及支持產品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。