- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄34465 > 550CD74M1758BGR (SILICON LABORATORIES) VCXO, CLOCK, 74.1758 MHz, CMOS OUTPUT PDF資料下載
參數(shù)資料
| 型號(hào)： | 550CD74M1758BGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類(lèi)： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 74.1758 MHz, CMOS OUTPUT |
| 封裝： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件頁(yè)數(shù)： | 23/44頁(yè) |
| 文件大?。?/td> | 556K |
| 代理商： | 550CD74M1758BGR |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)當(dāng)前第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
Si550
Rev. 0.5
3
Table 3. CLK± Output Frequency Characteristics
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
Nominal Frequency1,2,3
fO
LVDS/CML/LVPECL
10
—
945
MHz
CMOS
10
—
160
Temperature Stability1,4
f/fO
TA = –40 to +85 C
–20
–50
–100
—
+20
+50
+100
ppm
Absolute Pull Range1,4
APR
±25
—
±150
ppm
Aging
Frequency drift over
15 year life.
——
±10
ppm
Power up Time5
tOSC
——
10
ms
Notes:
1. See Section 3. "Ordering Information" on page 7 for further details.
2. Specified at time of order by part number. Also available in frequencies from 970 to 1134 MHz and 1213 to 1417 MHz.
3. Nominal output frequency set by VCNOM =3/8 xVDD.
4. Selectable parameter specified by part number.
5. Time from power up or tristate mode to fO.
Table 4. CLK± Output Levels and Symmetry
Parameter
Symbol
Test Condition
Min
Typ
Max
Units
LVPECL Output Option1
VO
mid-level
VDD – 1.42
—
VDD – 1.25
V
VOD
swing (diff)
1.1
—
1.9
VPP
VSE
swing (single-ended)
0.5
—
0.93
VPP
LVDS Output Option2
VO
mid-level
1.125
1.20
1.275
V
VOD
swing (diff)
0.32
0.40
0.50
VPP
CML Output Option2
VO
mid-level
—
VDD – 0.75
—
V
VOD
swing (diff)
0.70
0.95
1.20
VPP
CMOS Output Option3
VOH
IOH =32mA
0.8 x VDD
—
VDD
V
VOL
IOL =32mA
——
0.4
Rise/Fall time (20/80%)
tR, tF
LVPECL/LVDS/CML
—
350
ps
CMOS with CL = 15 pF
—
1
—
ns
Symmetry (duty cycle)
SYM
LVPECL:
VDD – 1.3 V (diff)
LVDS:
1.25 V (diff)
CMOS:
VDD/2
45
—
55
%
Notes:
1. 50
to VDD – 2.0 V.
2. Rterm = 100 (differential).
3. CL = 15 pF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 550MD155M520BG | VCXO, CLOCK, 155.52 MHz, LVPECL OUTPUT |
| 550BC1000M00BGR | VCXO, CLOCK, 1000 MHz, LVDS OUTPUT |
| 550CC89M3790BGR | VCXO, CLOCK, 89.379 MHz, CMOS OUTPUT |
| 550AD132M812BG | VCXO, CLOCK, 132.812 MHz, LVPECL OUTPUT |
| 550NE840M000BG | VCXO, CLOCK, 840 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 550CD74M1758DG | 制造商:Silicon Laboratories Inc 功能描述: |
| 550CD74M1758DGR | 制造商:Silicon Laboratories Inc 功能描述:CONTROLLED OSCILLATOR 74.1758MHZ VCXO CM 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 74.1758MHZ VCXO CMOS 6SMD - Tape and Reel |
| 550CD74M2500DGR | 功能描述:74.25MHz CMOS VCXO Oscillator Surface Mount 3.3V 98mA Enable/Disable 制造商:silicon labs 系列:Si550 包裝:帶卷（TR） 零件狀態(tài):有效 類(lèi)型:VCXO 頻率:74.25MHz 功能:啟用/禁用 輸出:CMOS 電壓 - 電源:3.3V 頻率穩(wěn)定度:±50ppm 工作溫度:-40°C ~ 85°C 電流 - 電源（最大值）:98mA 等級(jí):- 安裝類(lèi)型:表面貼裝 大小/尺寸:0.276" 長(zhǎng) x 0.197" 寬（7.00mm x 5.00mm） 高度:0.071"（1.80mm） 封裝/外殼:6-SMD，無(wú)引線（DFN，LCC） 電流 - 電源（禁用）（最大值）:75mA 標(biāo)準(zhǔn)包裝:250 |
| 550CD77M7600DG | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 77.76MHZ VCXO CMOS 6SMD - Trays |
| 550CD77M7600DGR | 制造商:Silicon Laboratories Inc 功能描述:CNTRLD OSC 77.76MHZ VCXO CMOS 6SMD - Tape and Reel |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。