- 您現在的位置：買賣IC網 > PDF目錄382773 > ZPSD603(V)E1 Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) PDF資料下載
參數資料
| 型號： | ZPSD603(V)E1 |
| 英文描述： | Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) |
| 中文描述： | 現場可編程微控制器外圍設備和嵌入式微-細胞（可編程邏輯，零功耗，4K的位的SRAM，26余個可編程輸入/輸出，通用PLD的有63個輸入） |
| 文件頁數： | 9/98頁 |
| 文件大小： | 484K |
| 代理商： | ZPSD603(V)E1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
ZPSD6XX(V) Family
12-9
Pin Name
Pin
Type
Function Description
PD0
(ALE)
10
I/O
Port D Pin PD0 can be configured as:
1. ALE input - latches addresses on ADIO0–15 pins
2. MCU I/O
3. GPLD input
4. ECSPLD output
PD1
(CLKIN)
9
I/O
Port D Pin PD1 can be configured as:
1. MCU I/O
2. GPLD input
3. External chip select (ECSPLD) output
4. CLKIN clock input – clock input to the GPLD Micro
Cells,
the APD power down counter and GPLD AND Array
PD2
(CSI)
8
I/O
Port D Pin PD2 can be configured as:
1. MCU I/O
2. GPLD input
3. External (ECSPLD) output
4. CSI input – When low, the CSI enables the PSD
EPROM/SRAM. When high, the EPROM/SRAM are
disabled to conserve power
V
CC
15
38
Power pins
GND
1
Ground pins
16
26
Microcontroller
Port A (3:0)
Port A (7:4)
Port B (3:0)
Port B (7:4)
8051XA (8-Bit)
N/A
Address [7:4]
Address [11:8]
N/A
80C251
(Page Mode)
N/A
N/A
Address [11:8]
Address [15:12]
All Other 8-Bit
Multiplexed
Address [3:0]
Address [7:4]
Address [3:0]
Address [7:4]
8051XA (16-Bit)
N/A
Address [7:4]
Address [11:8]
Address [15:12]
All Other 16-Bit
Multiplexed
Address [3:0]
Address [7:4]
Address [11:8]
Address [15:12]
8-bit
Non-Multiplexed
Bus
N/A
N/A
Address [3:0]
Address [7:4]
Table 3. I/O Port Latched Address Output Assignments*
Table 2.
ZPSD6XX(V) Pin
Descriptions
(cont.)
N/A = Not Applicable
*
Refer to the I/O Port Section on how to enable the Latched Address Output function.
相關PDF資料 |
PDF描述 |
|---|---|
| ZPSD611(V)E1 | Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) |
| ZPSD612(V)E1 | Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) |
| ZPSD613(V)E1 | Field Programmable Microcontroller Peripherals with Embedded Micro--Cell(可編程邏輯，零功耗，4K位SRAM,26個可編程I/O,通用PLD有63個輸入) |
| ZPSD813F1V | Flash In System Programmable Mirocomputer Peripherals(閃速，在系統可編程微控制器外圍器件，1M位閃速存儲器，256K位EEPROM，16K位SRAM) |
| ZR33771GC-40 | Cell Rectifier Diodes |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
| ZPSD611E1-15JI | 制造商:WSI 功能描述: |
| ZPSD611E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-70L | 制造商:WSI 功能描述: |
| ZPSD611E1-90JI | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。