- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375048 > XQ4005EX-3BG196N (Xilinx, Inc.) QML High-Reliability FPGAs PDF資料下載
參數(shù)資料
| 型號： | XQ4005EX-3BG196N |
| 廠商： | Xilinx, Inc. |
| 英文描述： | QML High-Reliability FPGAs |
| 中文描述： | QML第高可靠性的FPGA |
| 文件頁數(shù)： | 34/36頁 |
| 文件大小： | 285K |
| 代理商： | XQ4005EX-3BG196N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁
QPRO XQ4000E/EX QML High-Reliability FPGAs
34
www.xilinx.com
1-800-255-7778
DS021 (v2.2) June 25, 2000
Product Specification
R
Additional XQ4010E Package Pins
I/O
V5
P136
457
I/O
V4
P137
460
I/O
U5
P138
463
I/O
T6
T139
446
I/O_(D1)
V3
P140
469
I/O_(RCLK-/BUSY/RDY)
V2
P141
472
I/O
U4
P142
475
I/O
T5
P143
478
I/O_(D0*_DIN)
U3
P144
481
SGCK4_(DOUT*_I/O)
T4
P145
484
CCLK
V1
P146
-
VCC
R4
P147
-
TDO
U2
P148
-
GND
R3
P149
-
I/O_(A0*_WS)
T3
P150
2
PGCK4_(I/O*_A1)
U1
P151
P152
(1)
5
-
-
-
I/O
P3
P153
8
I/O
R2
P154
11
I/O_(CS1*_A2)
T2
P155
14
I/O_(A3)
N3
P156
17
I/O
P2
P157
20
I/O
T1
P158
23
I/O
R1
P159
26
I/O
N2
P160
29
GND
M3
P161
-
I/O
P1
P162
32
I/O
N1
P163
35
I/O_(A4)
M2
P164
38
I/O_(A5)
M1
P165
41
I/O
L3
P166
44
I/O
L2
P167
47
I/O
L1
P168
50
Pin Description
PG191
CB196
Bound
Scan
Notes:
1.
2.
Indicates unconnected package pins.
Contributes only one bit (.I) to the boundary scan register.
Boundary Scan Bit 0 = TD0.T
Boundary Scan Bit 1 = TD0.0
Boundary Scan Bit 487 = BSCAN.UPD
I/O
K1
P169
53
I/O_(A6)
K2
P170
56
I/O_(A7)
K3
P171
59
GND
K4
P172
-
VCC
J4
P173
-
I/O_(A8)
J3
P174
62
I/O_(A9)
J2
P175
65
I/O
J1
P176
68
I/O
H1
P177
71
I/O
H2
P178
74
I/O
H3
P179
77
I/O_(A10)
G1
P180
80
I/O_(A11)
G2
P181
83
I/O
F1
P182
86
I/O
E1
P183
89
GND
G3
P184
-
I/O
F2
P185
92
I/O
D1
P186
96
I/O
C1
P187
98
I/O
E2
P188
101
I/O_(A12)
F3
P189
104
I/O_(A13
D2
P190
P192
(1)
107
-
-
-
I/O
E3
P193
113
I/O_(A14)
C2
P194
116
SGCK1(A15*I/O)
B2
P195
119
VCC
D3
P196
-
CB196
No Connect Pins
P5
P54
P103
P152
P192
-
-
-
Pin Description
PG191
CB196
Bound
Scan
Notes:
1.
2.
Indicates unconnected package pins.
Contributes only one bit (.I) to the boundary scan register.
Boundary Scan Bit 0 = TD0.T
Boundary Scan Bit 1 = TD0.0
Boundary Scan Bit 487 = BSCAN.UPD
相關PDF資料 |
PDF描述 |
|---|---|
| XQ4010E-3HQ196N | QML High-Reliability FPGAs |
| XQ4010E-3PG196M | QML High-Reliability FPGAs |
| XQ4010E-3PG196N | QML High-Reliability FPGAs |
| XQ4010E-4BG196M | QML High-Reliability FPGAs |
| XQ4010E-4BG196N | QML High-Reliability FPGAs |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XQ4005EX-3CB191M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QML High-Reliability FPGAs |
| XQ4005EX-3CB191N | 制造商:XILINX 制造商全稱:XILINX 功能描述:QML High-Reliability FPGAs |
| XQ4005EX-3CB196M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QML High-Reliability FPGAs |
| XQ4005EX-3CB196N | 制造商:XILINX 制造商全稱:XILINX 功能描述:QML High-Reliability FPGAs |
| XQ4005EX-3HQ191M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QML High-Reliability FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。