- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4262 > XCV100E-6CS144I (Xilinx Inc)IC FPGA 1.8V I-TEMP 144-CSBGA PDF資料下載
參數(shù)資料
| 型號： | XCV100E-6CS144I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 95/233頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V I-TEMP 144-CSBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標準包裝： | 198 |
| 系列： | Virtex®-E |
| LAB/CLB數(shù)： | 600 |
| 邏輯元件/單元數(shù)： | 2700 |
| RAM 位總計： | 81920 |
| 輸入/輸出數(shù)： | 94 |
| 門數(shù)： | 128236 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 144-TFBGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 144-LCSBGA（12x12） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當(dāng)前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
98
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG860 Differential Pin Pairs
Virtex-E devices have differential pin pairs that can also pro-
vide other functions when not used as a differential pair. A
√
in the AO column indicates that the pin pair can be used as
an asynchronous output for all devices provided in this
package. Pairs with a note number in the AO column are
device dependent. They can have asynchronous outputs if
the pin pair are in the same CLB row and column in the
device. Numbers in this column refer to footnotes that indi-
cate which devices have pin pairs than can be asynchro-
nous outputs. The Other Functions column indicates
alternative function(s) not available when the pair is used as
a differential pair or differential clock.
Table 25: FG860 Differential Pin Pair Summary
XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Global Differential Clock
3
0
C22
A22
NA
IO_DLL_L34N
2
1
B22
D22
NA
IO_DLL_L34P
1
5
AY22
AW21
NA
IO_DLL_L176N
0
4
BA22
AW20
NA
IO_DLL_L176P
IO LVDS
Total Pairs: 281, Asynchronous Output Pairs: 111
00
D38
A38
2
-
10
E37
B37
1
-
2
0
C39
A37
1
VREF
30
C38
B36
1
-
40
B35
A36
√
-
50
D37
A35
√
VREF
60
A34
C37
5
-
70
B33
E36
5
-
80
C32
A33
√
-
90
B32
C36
√
VREF
10
0
D35
A32
1
-
11
0
C35
C31
1
VREF
12
0
A31
E34
√
-
13
0
C30
D34
√
VREF
14
0
E33
B30
2
-
15
0
D33
A30
2
-
16
0
B29
C33
√
VREF
17
0
A29
E32
√
-
18
0
C28
D32
2
-
19
0
B28
E31
1
-
20
0
A28
D31
1
-
21
0
C27
D30
5
-
22
0
B27
E29
√
-
23
0
A27
D29
√
VREF
24
0
D28
C26
5
-
25
0
F27
B26
5
-
26
0
C25
E27
√
-
27
0
B25
D27
√
VREF
28
0
D26
A25
1
-
29
0
E25
A24
1
-
30
0
B24
D25
√
-
31
0
A23
E24
√
VREF
32
0
E23
C23
2
-
33
0
D23
B23
2
VREF
34
1
D22
A22
NA
IO_LVDS_DLL
35
1
B21
D21
2
VREF
36
1
A21
D20
2
-
37
1
D19
C20
√
VREF
38
1
E19
B20
√
-
39
1
A19
D18
1
-
40
1
C19
E18
1
-
41
1
E17
B19
√
VREF
42
1
D16
A18
√
-
43
1
B18
E16
5
-
44
1
A17
F16
5
-
45
1
E15
C17
√
VREF
46
1
D14
B17
√
-
47
1
E14
A16
5
-
48
1
D13
C16
1
-
49
1
D12
B16
1
-
50
1
E12
A15
2
-
51
1
C11
C15
√
-
Table 25: FG860 Differential Pin Pair Summary
XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 24LC128T-I/SN | IC EEPROM 128KBIT 400KHZ 8SOIC |
| 24FC128T-I/SN | IC EEPROM 128KBIT 1MHZ 8SOIC |
| XCV100E-6PQG240C | IC FPGA 1.8V 128K GATES 240-PQFP |
| 93AA56/P | IC EEPROM 2KBIT 2MHZ 8DIP |
| XCV100E-6PQ240C | IC FPGA 1.8V 128K GATES 240-PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV100E-6FG240C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV100E-6FG240I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays |
| XCV100E6FG256C | 制造商:Xilinx 功能描述: |
| XCV100E-6FG256C | 功能描述:IC FPGA 1.8V C-TEMP 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XCV100E-6FG256I | 功能描述:IC FPGA 1.8V I-TEMP 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。