T<" />
參數(shù)資料
型號(hào)： XC5VSX50T-2FFG1136I
廠商： Xilinx Inc
文件頁(yè)數(shù)： 17/91頁(yè)
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-5 50K 1136FBGA
產(chǎn)品變化通告： Step Intro and Pkg Change 11/March/2008
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-5 SXT
LAB/CLB數(shù)： 4080
邏輯元件/單元數(shù)： 52224
RAM 位總計(jì)： 4866048
輸入/輸出數(shù)： 480
電源電壓： 0.95 V ~ 1.05 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 1136-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 1136-FCBGA
配用： 568-5088-ND - BOARD DEMO DAC1408D750
122-1796-ND - EVALUATION PLATFORM VIRTEX-5
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
24
TJ3.75
Total Jitter(2)
3.75 Gb/s
0.34
UI
DJ3.75
Deterministic Jitter(2)
0.16
UI
TJ3.2
Total Jitter(2)
3.2 Gb/s
0.20
UI
DJ3.2
Deterministic Jitter(2)
0.10
UI
TJ3.2L
Total Jitter(2)
3.2 Gb/s(3)
0.36
UI
DJ3.2L
Deterministic Jitter(2)
0.16
UI
TJ2.5
Total Jitter(2)
2.5 Gb/s
0.20
UI
DJ2.5
Deterministic Jitter(2)
0.08
UI
TJ1.25
Total Jitter(2)
1.25 Gb/s
0.15
UI
DJ1.25
Deterministic Jitter(2)
0.06
UI
TJ750
Total Jitter(2)(4)
750 Mb/s
0.10
UI
DJ750
Deterministic Jitter(2)(4)
0.03
UI
TJ150
Total Jitter(2)(4)
150 Mb/s
0.02
UI
DJ150
Deterministic Jitter(2)(4)
0.01
UI
Notes:
1.
Using same REFCLK input with TXENPMAPHASEALIGN enabled for up to four consecutive GTX_DUAL sites.
2.
Using PLL_DIVSEL_FB = 2, INTDATAWIDTH = 1. These values are NOT intended for protocol specific compliance determinations.
3.
PLL frequency at 1.6 GHz and OUTDIV = 1.
4.
GREFCLK can be used for serial data rates up to 1.0 Gb/s, but performance is not guaranteed.
Table 47: GTX_DUAL Tile Receiver Switching Characteristics
Symbol
Description
Min
Typ
Max
Units
FGTXRX
Serial data rate
RX oversampler not enabled
0.75
FGTXMAX
Gb/s
RX oversampler enabled
0.15
0.75
Gb/s
TRXELECIDLE
TIme for RXELECIDLE to
respond to loss or
restoration of data
OOBDETECT_THRESHOLD = 110
75
ns
RXOOBVDPP
OOB detect threshold
peak-to-peak
OOBDETECT_THRESHOLD = 110
55
135
mV
RXSST
Receiver spread-spectrum
tracking(1)
Modulated @ 33 KHz
–5000
0
ppm
RXRL
Run length (CID)
Internal AC capacitor bypassed
512
UI
RXPPMTOL
Data/REFCLK PPM offset
tolerance(2)
CDR 2nd-order loop disabled
–200
200
ppm
CDR 2nd-order loop enabled
–2000
2000
ppm
SJ Jitter Tolerance(3)
JT_SJ6.5
Sinusoidal Jitter(4)
6.5 Gb/s
0.44
UI
JT_SJ5.0
Sinusoidal Jitter(4)
5.0 Gb/s
0.44
UI
JT_SJ4.25
Sinusoidal Jitter(4)
4.25 Gb/s
0.44
UI
JT_SJ3.75
Sinusoidal Jitter(4)
3.75 Gb/s
0.44
UI
JT_SJ3.2
Sinusoidal Jitter(4)
3.2 Gb/s
0.45
UI
JT_SJ3.2L
Sinusoidal Jitter(4)
3.2 Gb/s(5)
0.45
UI
JT_SJ2.5
Sinusoidal Jitter(4)
2.5 Gb/s
0.50
UI
JT_SJ1.25
Sinusoidal Jitter(4)
1.25 Gb/s
0.50
UI
Table 46: GTX_DUAL Tile Transmitter Switching Characteristics (Cont’d)
Symbol
Description
Condition
Min
Typ
Max
Units
相關(guān)PDF資料
PDF描述
AMM30DTKS CONN EDGECARD 60POS DIP .156 SLD
ASC50DRYN CONN EDGECARD 100PS .100 DIP SLD
ASC50DRYH CONN EDGECARD 100PS .100 DIP SLD
AMM36DRKN-S13 CONN EDGECARD 72POS .156 EXTEND
XC5VSX50T-2FF1136I IC FPGA VIRTEX-5 50K 1136FBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC5VSX50T-2FFG665C 功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VSX50T-2FFG665CES 制造商:Xilinx 功能描述:
XC5VSX50T-2FFG665I 功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VSX50T-3FF1136C 功能描述:IC FPGA VIRTEX-5 50K 1136FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門(mén)數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC5VSX50T-3FF665C 功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*