參數(shù)資料
    

    


    


    
型號(hào)：
XC5VSX50T-1FFG1136I

    

    
廠商：
Xilinx Inc

    

    
文件頁(yè)數(shù)：
57/91頁(yè)

    

    
文件大?。?/td>
0K

    

    
描述：
IC FPGA VIRTEX-5 50K 1136FBGA

    

    
產(chǎn)品變化通告：
Step Intro and Pkg Change 11/March/2008
    		

    

    
標(biāo)準(zhǔn)包裝：
1

    

    
系列：
Virtex®-5 SXT

    

    
LAB/CLB數(shù)：
4080
    		

    

    
邏輯元件/單元數(shù)：
52224
    		

    

    
RAM 位總計(jì)：
4866048
    		

    

    
輸入/輸出數(shù)：
480
    		

    

    
電源電壓：
0.95 V ~ 1.05 V
    		

    

    
安裝類型：
表面貼裝
    		

    

    
工作溫度：
-40°C ~ 100°C
    		

    

    
封裝/外殼：
1136-BBGA，F(xiàn)CBGA
    		

    

    
供應(yīng)商設(shè)備封裝：
1136-FCBGA
    		

    

    
配用：
568-5088-ND - BOARD DEMO DAC1408D750
    122-1796-ND - EVALUATION PLATFORM VIRTEX-5
    		

    

    

    

	
    
    
    

    
    
	
    Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
    DS202 (v5.3) May 5, 2010
    Product Specification
    60
    Output Clock Jitter
    Output Clock Phase Alignment
    Table 79: Output Clock Jitter
    Symbol
    Description
    Constraints
    Speed Grade
    Units
    -3
    -2
    -1
    Clock Synthesis Period Jitter
    TPERJITT_0
    CLK0
    ±120
    ps
    TPERJITT_90
    CLK90
    ±120
    ps
    TPERJITT_180
    CLK180
    ±120
    ps
    TPERJITT_270
    CLK270
    ±120
    ps
    TPERJITT_2X
    CLK2X, CLK2X180
    ±200
    ±230
    ps
    TPERJITT_DV1
    CLKDV (integer division)
    ±150
    ±180
    ps
    TPERJITT_DV2
    CLKDV (non-integer division)
    ±300
    ±345
    ps
    TPERJITT_FX
    CLKFX, CLKFX180
    Note 1
    ps
    Notes:
    1.
    Values for this parameter are available in the Architecture Wizard.
    Table 80: Output Clock Phase Alignment
    Symbol
    Description
    Constraints
    Speed Grade
    Units
    -3
    -2
    -1
    Phase Offset Between CLKIN and CLKFB
    TIN_FB_OFFSET
    CLKIN/CLKFB
    ±50
    ±60
    ps
    Phase Offset Between Any DCM Outputs(1)
    TOUT_OFFSET_1X
    CLK0, CLK90, CLK180, CLK270
    ±140
    ±160
    ps
    TOUT_OFFSET_2X
    CLK2X, CLK2X180, CLKDV
    ±150
    ±200
    ps
    TOUT_OFFSET_FX
    CLKFX, CLKFX180
    ±160
    ±220
    ps
    Duty Cycle Precision(2)
    TDUTY_CYC_DLL
    DLL outputs(3)
    ±150
    ±180
    ps
    TDUTY_CYC_FX
    DFS outputs(4)
    ±150
    ±180
    ps
    Notes:
    1.
    All phase offsets are in respect to group CLK1X.
    2.
    CLKOUT_DUTY_CYCLE_DLL applies to the 1X clock outputs (CLK0, CLK90, CLK180, and CLK270) only if
    DUTY_CYCLE_CORRECTION = TRUE. The duty cycle distortion includes the global clock tree (BUFG).
    3.
    DLL Outputs are used in these instances to describe the outputs: CLK0, CLK90, CLK180, CLK270, CLK2X, CLK2X180, and CLKDV.
    4.
    DFS Outputs are used in these instances to describe the outputs: CLKFX and CLKFX180.
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
XC5VSX50T-1FF1136I
IC FPGA VIRTEX-5 50K 1136FBGA

    

    
XC5VLX85-2FFG1153C
IC FPGA VIRTEX-5 85K 1153FBGA

    

    
XC5VLX85-2FF1153C
IC FPGA VIRTEX-5 85K 1153FBGA

    

    
XC6VLX130T-1FFG1156I
IC FPGA VIRTEX 6 128K 1156FFGBGA

    

    
XC6VLX130T-1FF1156I
IC FPGA VIRTEX 6 128K 1156FFBGA

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
XC5VSX50T1FFG665C
 制造商:XILINX 功能描述:Pb Free

    

    
XC5VSX50T-1FFG665C
功能描述:IC FPGA VIRTEX-5 50K 665-FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

    

    
XC5VSX50T-1FFG665CES
功能描述:IC FPGA VIRTEX-5 ES 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-5 SXT 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789

    

    
XC5VSX50T-1FFG665I
功能描述:IC FPGA VIRTEX-5 50K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

    

    
XC5VSX50T-2FF1136C
功能描述:IC FPGA VIRTEX-5 50K 1136FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購(gòu)需求
      (若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                       
                        
    
                                
                                
    
                                    *型號(hào)
                                    *數(shù)量
                                    廠商
                                    批號(hào)
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購(gòu)
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *