T<" />
參數(shù)資料
型號(hào)： XC5VSX240T-2FFG1738CES
廠商： Xilinx Inc
文件頁(yè)數(shù)： 70/91頁(yè)
文件大小： 0K
描述： IC FPGA V5 FX ES 240K 1738FBGA
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-5 SXT
LAB/CLB數(shù)： 18720
邏輯元件/單元數(shù)： 239616
RAM 位總計(jì)： 19021824
輸入/輸出數(shù)： 960
電源電壓： 0.95 V ~ 1.05 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 1738-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 1738-FCBGA
配用： 568-5088-ND - BOARD DEMO DAC1408D750
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
72
TPSDCM/ TPHDCM
No Delay Global Clock and IFF(2) with DCM in
System-Synchronous Mode
XC5VTX150T
N/A
1.85
–0.33
2.05
–0.33
ns
XC5VTX240T
N/A
2.11
–0.32
2.35
–0.32
ns
XC5VFX30T
1.80
–0.28
1.89
–0.28
2.02
–0.28
ns
XC5VFX70T
1.76
–0.36
1.86
–0.36
1.98
–0.36
ns
XC5VFX100T
2.27
–0.51
2.35
–0.51
2.49
–0.49
ns
XC5VFX130T
2.33
–0.43
2.48
–0.43
2.72
–0.42
ns
XC5VFX200T
N/A
2.30
–0.23
2.43
–0.21
ns
Notes:
1.
Setup and Hold times are measured over worst case conditions (process, voltage, temperature). Setup time is measured relative to the
Global Clock input signal using the slowest process, highest temperature, and lowest voltage. Hold time is measured relative to the Global
Clock input signal using the fastest process, lowest temperature, and highest voltage. These measurements include DCM CLK0 jitter.
2.
IFF = Input Flip-Flop or Latch
3.
Use IBIS to determine any duty-cycle distortion incurred using various standards.
Table 92: Global Clock Setup and Hold With DCM in System-Synchronous Mode (Cont’d)
Symbol
Description
Device
Speed Grade
Units
-3
-2
-1
相關(guān)PDF資料
PDF描述
RMC18DTEN CONN EDGECARD 36POS .100 EYELET
RMC18DTEH CONN EDGECARD 36POS .100 EYELET
XC5VSX240T-2FF1738CES IC FPGA V5 FX ES 240K 1738FBGA
XC5VLX110T-1FFG1738CES IC FPGA VIRTEX5 ES 110K 1738FBGA
AMC50DRTH-S13 CONN EDGECARD 100POS .100 EXTEND
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC5VSX35T 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-5 Family Overview
XC5VSX35T-1FF665C 功能描述:IC FPGA VIRTEX-5 35K 665FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VSX35T-1FF665I 功能描述:IC FPGA VIRTEX-5 35K 665FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VSX35T-1FFG665C 功能描述:IC FPGA VIRTEX-5 35K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC5VSX35T-1FFG665CES 功能描述:IC FPGA VIRTEX-5 ES 35K 665FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex®-5 SXT 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*